1、會(huì)計(jì)學(xué)1西電場效應(yīng)西電場效應(yīng)h頻率頻率2022-5-2221.4 頻率特性頻率特性 MOSFETMOSFET物理模型：物理模型：交流小信號參數(shù)交流小信號參數(shù)源極串聯(lián)電阻源極串聯(lián)電阻柵源交疊電容柵源交疊電容漏極串聯(lián)電阻漏極串聯(lián)電阻柵漏交疊電容柵漏交疊電容漏漏-襯底襯底pn結(jié)電容結(jié)電容柵源電容柵源電容柵漏電容柵漏電容跨導(dǎo)跨導(dǎo)寄生參寄生參數(shù)數(shù)本征參本征參數(shù)數(shù)第2頁/共50頁2022-5-2231.4 頻率特性頻率特性 完整的小信號等效電路完整的小信號等效電路共源共源n溝溝MOSFET小信號等效電路（小信號等效電路（VBS=0）總的柵源電容總的柵源電容總的柵漏電容總的柵漏電容第3頁/共50頁2022-

2、5-2241.4 頻率特性頻率特性 完整的小信號等效電路：完整的小信號等效電路：V VBSBS影響影響共源共源n溝溝MOSFET小信號等效電路（小信號等效電路（VBS0）第4頁/共50頁2022-5-225）（DSTGSoxnsatDVVVLCWI1)(22)()(222DSDSTGSoxnDVVVVLCWI體效應(yīng)系數(shù)）（）（:22q222q222q2SS0fpfpafpafpaSBTSBoxmsfpoxssoxmsfpoxssoxSBTNVVVCNCQCNCQCVNV第5頁/共50頁2022-5-226第6頁/共50頁2022-5-227第7頁/共50頁2022-5-228n電路設(shè)計(jì)用到的器

3、件模型、模型參數(shù)由晶圓制造廠提供，是工電路設(shè)計(jì)用到的器件模型、模型參數(shù)由晶圓制造廠提供，是工藝廠家根據(jù)制備的器件提取。藝廠家根據(jù)制備的器件提取。n生產(chǎn)工藝線不同、晶圓制造廠不同，器件模型則不同生產(chǎn)工藝線不同、晶圓制造廠不同，器件模型則不同第8頁/共50頁2022-5-2291.4 頻率特性頻率特性 簡化的小信號等效電路簡化的小信號等效電路只計(jì)入只計(jì)入rdsmsmmmdgsmgssmmgsmdgsgssmsgsmgsgssgrgggIVgVrggVgIVVrgrVgVVr11)1 ()(的影響第9頁/共50頁2022-5-22101.4 頻率特性頻率特性 高頻等效電路高頻等效電路忽略寄生參數(shù)忽略

4、寄生參數(shù)rs, rd, rds ,和和 Cds，高頻小信號等效，高頻小信號等效電路電路第10頁/共50頁2022-5-22111.4 頻率特性頻率特性 MOSFETMOSFET頻率限制因素頻率限制因素限制因素限制因素2：柵電容充放電需要的時(shí)間：柵電容充放電需要的時(shí)間限制因素限制因素1：溝道載流子的溝道輸運(yùn)時(shí)溝道載流子的溝道輸運(yùn)時(shí)間間m1設(shè)溝道長度cm/s710飽和漂移速度MOSFET Si對LslvGHz1001ps10ttsltfvL截止頻率溝道渡越時(shí)間溝道渡越時(shí)間通常不是溝道渡越時(shí)間通常不是主要頻率限制因素主要頻率限制因素1TidIIff截止頻率：第11頁/共50頁2022-5-22121

5、.4 頻率特性頻率特性 電流電流- -頻率關(guān)系頻率關(guān)系負(fù)載電阻負(fù)載電阻)(dVgsVTgdCjgsVTgsCjiIgsMTgsgsLmTgdTgsgsTgdLLmTgdTgsiVCCjVRgCCjVCRjRgCCjI)1 (11)1 (LmTgdMRgCC密勒電容1TgdLCR通常輸入電流輸入電流輸出電流輸出電流密勒效應(yīng)：將跨越輸入密勒效應(yīng)：將跨越輸入-輸出端的輸出端的電容等效到輸入端，電容等效到輸入端，C值會(huì)擴(kuò)大（值會(huì)擴(kuò)大（1K）倍，）倍，K為常數(shù)為常數(shù))(/gsVdVTgdCjgsVmgLRdVdI第12頁/共50頁2022-5-22131.4 頻率特性頻率特性 含有密勒電容等效電路含有密

6、勒電容等效電路)1 (LmTgdMRgCC密勒電容米勒電容：使輸入阻抗減小米勒電容：使輸入阻抗減小gsMTgsgsLmTgdTgsgsTgdLLmTgdTgsiVCCjVRgCCjVCRjRgCCjI)1 (11第13頁/共50頁2022-5-22141.4 頻率特性頻率特性 截止頻率推導(dǎo)截止頻率推導(dǎo))(2MTgsmidgsmdgsMTgsiCCfgIIVgIVCCjI電流增益輸出電流輸入電流MCTgsCGCmgGCmgMCTgsCmgIIffid等效輸入柵極電容跨導(dǎo)截止頻率2)(21T的倒數(shù)溝道長度的平方遷移率在理想情況下，飽和區(qū)22G2)()(, 0LLVVfVVLCWgWLCCCCnTG

7、SnTTGSoxnmoxgsTgdT第14頁/共50頁2022-5-22151.4 頻率特性頻率特性 提高頻率特性途提高頻率特性途徑徑n提高遷移率（提高遷移率（100方向，工藝優(yōu)質(zhì)）方向，工藝優(yōu)質(zhì)）n縮短縮短Ln減小寄生電容（硅柵基本取代了鋁柵）減小寄生電容（硅柵基本取代了鋁柵）的倒數(shù)溝道長度的平方遷移率在理想情況下，222)(LLVVfnTGSnT第15頁/共50頁2022-5-22162022-5-22XIDIAN UNIVERSITY 因素因素n提高截止頻率的途徑提高截止頻率的途徑第16頁/共50頁2022-5-22172022-5-22XIDIAN UNIVERSITY 第17頁/共5

8、0頁2022-5-22181.5 開關(guān)特性開關(guān)特性 開關(guān)原理開關(guān)原理MOS開關(guān)相當(dāng)于一個(gè)反相器。開關(guān)相當(dāng)于一個(gè)反相器。CMOS反相器反相器第18頁/共50頁2022-5-22191.5 開關(guān)特性開關(guān)特性 什么是什么是CMOS？第19頁/共50頁2022-5-2220CMOS如何實(shí)現(xiàn)低功耗，全電平擺幅？如何實(shí)現(xiàn)低功耗，全電平擺幅？CLT:輸出端對地總電容，包括下一輸出端對地總電容，包括下一級負(fù)載電容、引線電容、級負(fù)載電容、引線電容、NMOS和和PMOS的漏襯的漏襯PN結(jié)電容。結(jié)電容。n全電平擺幅：全電平擺幅：VOH- VOL=VDD-0=VDDn靜態(tài)功耗：充放電完成后電路的功耗，近似為零靜態(tài)功耗

9、：充放電完成后電路的功耗，近似為零: 靜態(tài)時(shí)一管導(dǎo)通，另一管截止，不存在直流通路靜態(tài)時(shí)一管導(dǎo)通，另一管截止，不存在直流通路。n動(dòng)態(tài)功耗：輸入高低電平轉(zhuǎn)換過程中的功耗。動(dòng)態(tài)功耗：輸入高低電平轉(zhuǎn)換過程中的功耗。第20頁/共50頁2022-5-22211.5開關(guān)特性開關(guān)特性 開關(guān)時(shí)間開關(guān)時(shí)間第21頁/共50頁2022-5-22221.5 開關(guān)特性開關(guān)特性 CMOS實(shí)現(xiàn)實(shí)現(xiàn)n溝溝MOSFETp溝溝MOSFET場氧：用作管間隔場氧：用作管間隔 離，因存在場離，因存在場 區(qū)寄生晶體管區(qū)寄生晶體管柵氧（用作柵氧（用作MOS電容的電容的介質(zhì)）介質(zhì)）通常接電路最通常接電路最低電位低電位通常接電路最通常接電路最高

10、電位高電位第22頁/共50頁2022-5-22231.5 開關(guān)特性開關(guān)特性 CMOS的工藝類型的工藝類型P阱阱n阱阱雙阱雙阱第23頁/共50頁2022-5-2224nASIC 設(shè)計(jì)流程設(shè)計(jì)流程： 系統(tǒng)設(shè)計(jì)系統(tǒng)設(shè)計(jì)邏輯設(shè)計(jì)邏輯設(shè)計(jì)電路設(shè)計(jì)電路設(shè)計(jì)版圖設(shè)計(jì)版圖設(shè)計(jì)制造制造n版圖：相互套合的圖形，用來制備掩膜版，掩膜版用于芯片光刻、擴(kuò)版圖：相互套合的圖形，用來制備掩膜版，掩膜版用于芯片光刻、擴(kuò)散等工藝；不同物理層對應(yīng)不同掩模版散等工藝；不同物理層對應(yīng)不同掩模版n同類型的同類型的SD區(qū)、柵區(qū)、金屬區(qū)、接觸孔對應(yīng)四層掩模板。區(qū)、柵區(qū)、金屬區(qū)、接觸孔對應(yīng)四層掩模板。n一個(gè)一個(gè)MOS器件版圖至少是四層掩模板

11、圖形的套合器件版圖至少是四層掩模板圖形的套合n淀積金屬前，芯片表面有絕緣物。若使淀積金屬前，芯片表面有絕緣物。若使M和和S在源漏區(qū)形成歐姆接觸，在源漏區(qū)形成歐姆接觸，需利用接觸孔掩模板在源漏區(qū)上方刻蝕掉絕緣物，以使需利用接觸孔掩模板在源漏區(qū)上方刻蝕掉絕緣物，以使M和和S直接接觸直接接觸。第24頁/共50頁2022-5-2225n版圖由電路所要求電特性和工藝要求的設(shè)計(jì)規(guī)則共同決版圖由電路所要求電特性和工藝要求的設(shè)計(jì)規(guī)則共同決定。定。n電特性：電特性：ID、gm等參數(shù)決定了等參數(shù)決定了W/L （設(shè)計(jì)參數(shù)）。（設(shè)計(jì)參數(shù)）。n工藝要求的設(shè)計(jì)規(guī)則：圖形和圖形之間的尺寸要求。工藝要求的設(shè)計(jì)規(guī)則：圖形和圖形

12、之間的尺寸要求。 防止因掩模圖形的斷裂和碰接而造成電路的開路和短路防止因掩模圖形的斷裂和碰接而造成電路的開路和短路。第25頁/共50頁2022-5-2226第26頁/共50頁2022-5-2227與非門與非門: 全全1得得0 見見0得得1第27頁/共50頁2022-5-2228或非門或非門: 全全0得得1 見見1得得0第28頁/共50頁2022-5-22291.5 開關(guān)特性開關(guān)特性 CMOSCMOS閂鎖效應(yīng)閂鎖效應(yīng)p+源區(qū)源區(qū)n阱阱p型襯底型襯底n+源區(qū)源區(qū)Ig：大的電源脈沖干擾或受輻照產(chǎn)生。：大的電源脈沖干擾或受輻照產(chǎn)生。閂鎖效應(yīng)（閂鎖效應(yīng)（Latch up）：寄生的可控硅結(jié)構(gòu)在外界因素觸發(fā)

13、導(dǎo)通，在電源和地之間形成大電流的通路現(xiàn)象。）：寄生的可控硅結(jié)構(gòu)在外界因素觸發(fā)導(dǎo)通，在電源和地之間形成大電流的通路現(xiàn)象。第29頁/共50頁2022-5-22301.5 開關(guān)特性開關(guān)特性 CMOSCMOS閂鎖效應(yīng)閂鎖效應(yīng)SOI（Silicon-On-Insulator，絕緣襯底上的硅）：，絕緣襯底上的硅）： 是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形形 成半導(dǎo)體薄膜，制作器件。成半導(dǎo)體薄膜，制作器件。優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS 電路中

14、的寄生閂鎖效應(yīng)。電路中的寄生閂鎖效應(yīng)。第30頁/共50頁2022-5-22312022-5-22XIDIAN UNIVERSITY 第31頁/共50頁2022-5-22321.5補(bǔ)充補(bǔ)充 溫度特性溫度特性MOSFET可通過選擇合適的（可通過選擇合適的（VGSVT），），ID溫度系數(shù)可為溫度系數(shù)可為0。nu和溫度關(guān)系：柵壓使半導(dǎo)體表面強(qiáng)反型時(shí)，和溫度關(guān)系：柵壓使半導(dǎo)體表面強(qiáng)反型時(shí)，u隨溫度上升呈下降趨隨溫度上升呈下降趨勢。勢。 在在55150 溫度范圍內(nèi)，溫度范圍內(nèi)， uT-1；負(fù)溫度系數(shù)負(fù)溫度系數(shù)nVT與溫度關(guān)系：與溫度關(guān)系：VT表達(dá)式對表達(dá)式對T求偏導(dǎo)，主要來源于費(fèi)米勢求偏導(dǎo)，主要來源于費(fèi)米

15、勢隨溫度的變化。隨溫度的變化。 N溝：負(fù)的；溝：負(fù)的；P溝：正的。溝：正的。 nID與溫度關(guān)系：與（與溫度關(guān)系：與（VGSVT）相關(guān)）相關(guān)（VGSVT）較大時(shí)，）較大時(shí)，ID隨溫度變化由隨溫度變化由 遷移率溫度系數(shù)決定，為負(fù)。遷移率溫度系數(shù)決定，為負(fù)。 （VGSVT）較小時(shí)，）較小時(shí)，ID隨溫度變化由隨溫度變化由 （VT溫度系數(shù)）決定，為溫度系數(shù)）決定，為正。正。第32頁/共50頁2022-5-22331.5補(bǔ)充補(bǔ)充 噪聲特性噪聲特性 MOSFET的噪聲主要來源：溝道熱噪聲和閃爍噪聲。的噪聲主要來源：溝道熱噪聲和閃爍噪聲。溝道熱噪聲：溝道載流子的無規(guī)則熱運(yùn)動(dòng)造成，通過溝道電阻生成溝道熱噪聲：溝

16、道載流子的無規(guī)則熱運(yùn)動(dòng)造成，通過溝道電阻生成熱噪聲電壓，使溝道電勢分布發(fā)生起伏，致使有效柵壓發(fā)生波動(dòng)，熱噪聲電壓，使溝道電勢分布發(fā)生起伏，致使有效柵壓發(fā)生波動(dòng)，從而導(dǎo)致漏電流出現(xiàn)漲落。從而導(dǎo)致漏電流出現(xiàn)漲落。閃爍閃爍噪聲：載流子在溝道內(nèi)漂移時(shí)，會(huì)對噪聲：載流子在溝道內(nèi)漂移時(shí)，會(huì)對Si和和SiO2界面處界面陷阱充界面處界面陷阱充放電，從而使漏電流受影響。噪聲電壓與頻率成反比，也叫放電，從而使漏電流受影響。噪聲電壓與頻率成反比，也叫1/f噪聲。噪聲。噪聲特性對于小信號放大器等模擬電路設(shè)計(jì)是至關(guān)重要的。噪聲特性對于小信號放大器等模擬電路設(shè)計(jì)是至關(guān)重要的。MOS管的所有噪聲都會(huì)以等效噪聲電壓反映到輸入

17、端，通過器管的所有噪聲都會(huì)以等效噪聲電壓反映到輸入端，通過器件跨導(dǎo)以漏電流噪聲形式進(jìn)入電路。件跨導(dǎo)以漏電流噪聲形式進(jìn)入電路。第33頁/共50頁2022-5-22342022-5-22XIDIAN UNIVERSITY 第34頁/共50頁2022-5-22352022-5-22XIDIAN UNIVERSITY )(222DSDSTGSoxnDVVVVLCWI第35頁/共50頁2022-5-22362022-5-22XIDIAN UNIVERSITY 第36頁/共50頁2022-5-22372022-5-22XIDIAN UNIVERSITY 第37頁/共50頁2022-5-22382022-5-22XIDIAN UNIVERSITY 第38頁/共50頁2022-5-2239)(222DSDSTGSoxnDVVVVLCWI薩氏方程：薩氏方程：MOSFT電流電壓特性的經(jīng)典描述。電流電壓特性的經(jīng)典描述。第39頁/共50頁2022-5-224011.6 小結(jié)小結(jié) 1第40頁/共50頁2022-5-2241 11.6 小結(jié)小結(jié) 2第41頁/共50頁2022-5-2242 11.6 小結(jié)小結(jié) 2第42頁/共50頁2022-5-2243課前提問題（課前提問題（1）第43頁/共50頁2022-5-224411.2 C-V曲線什么因素會(huì)使C-V曲線平移？什么因素會(huì)使C-V曲線的變