1、串行通信接口第1頁，共87頁，2022年，5月20日，6點2分，星期日7.1 串行通信與接口 7.1.1 串行通信1. 并行傳輸與串行傳輸并行傳輸 數(shù)據(jù)代碼的每一位各占一條傳輸線，在兩個數(shù)據(jù)部件之間一次并行傳輸n位數(shù)據(jù)。并行傳輸適合在一米或數(shù)米范圍內的近距離高速傳輸。計算機內CPU與主存之間的數(shù)據(jù)傳輸是并行傳輸?shù)牡湫屠?，并行的位?shù)有8位、16位、32位、64位甚至更多。串行傳輸 數(shù)據(jù)代碼的所有位順序串行排列成數(shù)據(jù)流，在一條線纜上逐位傳輸。串行傳輸速度通常低于并行傳輸，但節(jié)省硬件（線纜），適宜遠距離數(shù)據(jù)傳輸，通信網(wǎng)及計算機網(wǎng)絡中服務器與站點之間、各個站點之間都以串行方式傳輸數(shù)據(jù)。計算機的某些部

2、件之間，如鍵盤到主機鍵盤接口電路的按鍵掃描碼傳送、磁盤驅動器與磁盤適配器（控制器）之間的數(shù)據(jù)傳輸都以串行方式進行。南橋芯片ICH5（2003年）支持的硬盤外部數(shù)據(jù)傳輸規(guī)范SATA(Serial ATA)、廣泛應用的USB接口是高速串行傳輸?shù)牡浞叮袀鬏斣谟嬎銠C系統(tǒng)中的應用日益廣泛。并行與串行的數(shù)據(jù)傳輸如下圖所示。 第2頁，共87頁，2022年，5月20日，6點2分，星期日2. 數(shù)據(jù)傳輸?shù)耐?數(shù)據(jù)傳輸必須同步，以解決接收方在接收到的源源不斷的數(shù)據(jù)流中如何正確區(qū)分發(fā)送方發(fā)送來的每一個代碼，正確完成傳輸任務。并行傳輸因其距離進，收發(fā)雙方可用同一頻率時鐘進行發(fā)送和接收，或增加一根或幾根狀態(tài)控制線（

3、稱握手信號線）進行聯(lián)絡，協(xié)調收發(fā)雙方，保證數(shù)據(jù)代碼正確傳輸。在計算機和通信設備內部，不少部件之間都設有專門的握手信號線。 在串行通信中，一般不設握手信號線，因此，必須在傳輸?shù)臄?shù)據(jù)編碼中解決同步問題。為了正確識別代碼和恢復報文，收發(fā)雙方必須區(qū)分出： 每個比特，即每個二進位； 每個代碼（如ASCII字符），即區(qū)分出每個代碼的 起始位和結束位； 完整的報文數(shù)據(jù)塊，即數(shù)據(jù)幀的開始和結束。上述三個問題分別是位同步、字符同步和幀同步。 數(shù)據(jù)串行傳輸有異步傳輸和同步傳輸之分。采用異步傳輸方式，發(fā)送和接收設備的時鐘是異步的；采用同步傳輸方式，收發(fā)的時鐘是同步的。同步傳輸具有較高的傳輸效率和速率。 第3頁，共8

4、7頁，2022年，5月20日，6點2分，星期日2. 數(shù)據(jù)傳輸?shù)耐剑ɡm(xù)） 異步傳輸異步傳輸每個字符前后分別加上起始位和停止位，表示一個字符的開始和結束，實現(xiàn)字符同步。起始位為“0”，長度為一個二進數(shù)據(jù)位(bit)的持續(xù)時間；停止位為“1”，長度為1、1.5或2個二進數(shù)據(jù)位的持續(xù)時間；字符的數(shù)據(jù)位可為5、6、7或8位；數(shù)據(jù)位后停止位前可以設置一位奇偶校驗位，也可沒有校驗位。異步傳輸如下圖所示。 傳輸時每一位寬度（占用的時間長度）由收發(fā)雙方編程約定，保持不變，從而實現(xiàn)字符內的位同步。每位傳輸時間的倒數(shù)稱波特率。字符之間的間距（時間間隔）是任意的，所以傳輸一幀的時間是不定的，靠傳送特殊字符來表示一幀

5、的開始和結束，實現(xiàn)幀同步。異步傳輸收發(fā)之間無須傳送定時信號，實現(xiàn)簡單。缺點是每個字符都要加上起始位和停止位，傳輸效率低；而且收發(fā)雙方時鐘未嚴格同步，故通信時鐘頻率不能過高（否則一個字符傳輸時間內，收發(fā)時鐘差異積累若達半個數(shù)據(jù)位寬就將使傳輸?shù)淖址鲥e），因而速度低，常用于低速數(shù)據(jù)傳輸。 第4頁，共87頁，2022年，5月20日，6點2分，星期日2. 數(shù)據(jù)傳輸?shù)耐剑ɡm(xù)）同步傳輸同步傳輸時收發(fā)雙方的時鐘完全相同，時鐘與傳輸?shù)拿恳晃粐栏駥?，保持位同步；字符間順序相連，沒有間隙也沒有插入位，在位同步的基礎上靠完全相同的收發(fā)時鐘和收發(fā)順序來達到字符同步；在一幀字符前后有幀同步字符（或外加同步脈沖）和幀

6、終止字符，實現(xiàn)幀同步；幀與幀之間是空白字符。同步傳輸如下圖所示。要做到收發(fā)時鐘完全相同，近距離傳輸時可加一條時鐘信號線，用同一時鐘發(fā)生器驅動發(fā)送和接收設備；遠距離傳輸時可通過編碼技術（如曼徹斯特編碼等）將發(fā)送時鐘信息附加到數(shù)據(jù)流中，用一條信號線傳輸之，接收端用鎖相技術從數(shù)據(jù)流中提取時鐘信號，得到同發(fā)送端在頻率和相位上完全相同的接收時鐘。同步傳輸較為復雜，但節(jié)省傳輸時間，具有較高的傳輸速率和效率。 第5頁，共87頁，2022年，5月20日，6點2分，星期日3. 傳輸速率 傳輸速率指單位時間內傳送的信息量。一般用每秒鐘傳送的二進位數(shù)(比特數(shù))即比特率bps(bits per second)來衡量。

7、數(shù)據(jù)傳輸速率反映了主機通信端口與終端設備之間、終端設備相互之間的信息傳輸能力，通常指發(fā)送端和接收端之間在一段時間內數(shù)據(jù)傳輸?shù)钠骄忍財?shù)，單位為bps(位/秒)、Kbps(千位/秒)、Mbps(兆位/秒)。在同步通信中，每個發(fā)/收時鐘內發(fā)送/接受一個比特，因此比特率與通信時鐘頻率相同。信息傳輸速率與傳輸過程中的同步方式、差錯編碼及冗余字符填充、通信控制規(guī)程等諸種因素有關。當進行串行異步通信時，通常用n個時鐘周期寬度來表示一個二進位數(shù)據(jù)(n常為16或64)，為避免混淆，這時常用另一個速率測量單位波特率(baud rate)，它指每秒鐘傳送二進制數(shù)據(jù)位數(shù)。采用串行同步通信，每個時鐘發(fā)送(或接收)一個

8、二進位，因此如果忽略同步字符等附加位，波特率就等于比特率；而采用串行異步通信，波特率等于時鐘頻率除以n。接收發(fā)送時鐘頻率與波特率的關系如下：收發(fā)時鐘頻率n收發(fā)波特率 其中n1，16，(32)，64同步傳送必須n1；異步傳送常選n16，也可選n1或64，括號內的數(shù)值(32)盡量不選，因為許多通信電路不支持它。 第6頁，共87頁，2022年，5月20日，6點2分，星期日3. 傳輸速率 異步傳輸，收、發(fā)端使用獨立的時鐘，時鐘頻率須相同，其誤差容限在4.5以內，大多數(shù)接收端時鐘比發(fā)發(fā)端時鐘頻率略快。異步傳輸常采用16個時鐘周期發(fā)送一個數(shù)據(jù)位，即數(shù)據(jù)位寬Td16Tc，Tc是時鐘周期。接收器在每個時鐘的上

9、升沿對傳輸線上的信號電平采樣，檢測到低電平后再延續(xù)8個時鐘周期，仍在上升沿采樣、監(jiān)測傳輸線是否仍為低電平，若不是低電平則判為假起始位(傳輸線上噪音干擾產(chǎn)生的誤動作)，刪除之；若仍是低電平則判為真起始位(已定位在16個時鐘周期構成的起始位的中間點)，以此為時間基準，每隔16個時鐘周期Tc對傳輸線上送來的數(shù)據(jù)位采樣，如右圖所示。在時間上每一個采樣點都接近每一位位寬的中心點，避免了干擾，有效地實現(xiàn)了收發(fā)同步。 第7頁，共87頁，2022年，5月20日，6點2分，星期日 4. 通信工作方式 按在不同方向上數(shù)據(jù)傳輸能力，傳輸線路有三種基本工作方式。 單工通信 兩通信終端只能由一方將數(shù)據(jù)傳輸給另一方，即一

10、方僅可作為發(fā)送端，另一方只能為接受端。半雙工通信 兩通信終端都可以發(fā)送或接收數(shù)據(jù)，但任何一方都不能在同一時間內又發(fā)又收，在同一時間內只能由一方發(fā)另一方收。某些領域內將單工通信稱為單向通信，而將半雙工通信稱為單工通信。全雙工通信 兩通信終端都可以同時在兩個方向上進行數(shù)據(jù)的發(fā)送和接收。一般情況下，一條物理鏈路只能進行單工或半雙工數(shù)據(jù)通信，而全雙工信道需要兩條傳輸鏈路。一條傳輸鏈路通常由兩條傳輸線組成，稱為二線制線路。 第8頁，共87頁，2022年，5月20日，6點2分，星期日5. 校驗方式 數(shù)據(jù)代碼在存儲、傳輸和處理過程中，由于干擾或衰減會發(fā)生突變，出現(xiàn)差錯。若不能及時識別、糾正這種差錯，將產(chǎn)生無

11、法預料的后果。適當增加代碼長度，按一定算法進行變換，形成含一定冗余度的校驗碼，可在一定范圍內對錯誤進行檢測甚至糾正。一般情況下，數(shù)據(jù)冗余度越大，校驗碼的檢錯、糾錯能力越強。但冗余度越大，占據(jù)的存儲空間越多，傳輸和處理的時間越長，使系統(tǒng)效率降低。校驗碼一般可分為兩種：檢錯碼和糾錯碼。檢錯碼可以發(fā)現(xiàn)某些錯誤而不能糾正錯誤；糾錯碼不僅能發(fā)現(xiàn)某些錯誤，還能在一定程度上予以糾正。產(chǎn)生校驗碼的方法很多，如奇偶校驗碼、循環(huán)冗余校驗碼(CRC)、恒比碼、群計數(shù)碼、海明碼等等，前兩種校驗碼在計算機中有廣泛的應用。 (1) 奇偶校驗(Parity Check)奇偶校驗碼最簡單，無糾錯能力。編碼規(guī)則是先將數(shù)據(jù)代碼分

12、組（如一個ASCII字符為一組），在各組數(shù)據(jù)后加一位校驗位，使包括校驗碼在內的數(shù)據(jù)代碼中“1”的個數(shù)恒為偶數(shù)個（偶檢驗）或奇數(shù)個（奇校驗）。設b0bm-1是同一組內m位數(shù)據(jù)，bm是附加的校驗位，則偶校驗：bm=b0b1bm-1奇校驗：bm=b0b1bm-11進行校驗時，必定：偶校驗 b0b1bm-1bm0 （有偶數(shù)個“1”） 奇校驗 b0b1bm-1bm1 （有奇數(shù)個“1”）否則出錯。第9頁，共87頁，2022年，5月20日，6點2分，星期日5. 校驗方式 （續(xù)）奇偶校驗碼只能檢出數(shù)據(jù)代碼中奇數(shù)個錯誤，偶數(shù)個錯誤必定漏檢。理論計算和統(tǒng)計結果都表明：奇偶校驗能查出絕大多數(shù)隨機錯誤，漏檢率為3.5

13、10-4，但對諸如通信系統(tǒng)中可能出現(xiàn)的突發(fā)性錯誤，漏檢率接近1/2。根據(jù)數(shù)據(jù)代碼的分組方法，奇偶校驗可分為垂直奇偶校驗、水平奇偶校驗和縱橫奇偶校驗，水平奇偶校驗相對比垂直奇偶校驗復雜；縱橫奇偶校驗又稱垂直水平奇偶校驗，查錯能力最強，能查出垂直和水平方向上的奇數(shù)個錯誤，還能查出不大于代碼長度的突發(fā)錯誤，它產(chǎn)生校驗碼和校驗邏輯更為復雜。(2) 循環(huán)冗余校驗CRC(Cyclic Redundancy Check)CRC性能優(yōu)秀，但其編碼、檢錯、糾錯的算法復雜。隨著VLSI的發(fā)展，CRC的復雜算法都已由硬件電路實現(xiàn)，速度遠高于軟件計算；因此，CRC廣泛用于計算機網(wǎng)絡設備中。CRC碼又稱(n,k)循環(huán)碼

14、，此編碼共n位，前k位為數(shù)據(jù)位，后(n-k)=r位為冗余位，冗余位是原數(shù)據(jù)代碼模2除某個r位二進制數(shù)得到的余數(shù)。對(n,k)循環(huán)碼，有且只有一個r位二進制數(shù)g，滿足：(n,k)循環(huán)碼中任一合法碼字都是g的整數(shù)倍，即任一合法碼字模2除g的余數(shù)都為0； 任一非法的(n,k)循環(huán)碼碼字模2除g的余數(shù)都不為0； 合法的(n,k)循環(huán)碼右移一位后仍為合法的循環(huán)碼。g所對應的多項式稱為生成多項式g(x)，即把碼字中碼元當作多項式的系數(shù)（取值為0或1），碼元所處的位置（從右向左數(shù)）作為對應項的冪。 第10頁，共87頁，2022年，5月20日，6點2分，星期日5. 校驗方式 （續(xù)）CRC校驗過程為：將發(fā)送幀看

15、成是一長串的二進制位流，在發(fā)送的同時連續(xù)模2除一個二進制數(shù)（即生成多項式），數(shù)據(jù)位發(fā)送完畢再接著發(fā)送模2相除所得到的余數(shù)；接收方將接收到的二進制位流（包括余數(shù)）模2相除同一個生成多項式，若能除盡則認為傳輸無誤，若除不盡肯定出錯。模2加減即按位加減，不考慮進位和借位；模2乘除是在模2加減基礎上進行乘除運算。CRC校驗廣泛用于高速同步通信。常用的生成多項式有CRC-12 x12+x11+x3+x2+1 美國二進制同步系統(tǒng)（如磁盤控制器）中采用， CRC-16 x16+x15+x2+1 （同上）CCITT x16+x12+x5+1 SDLC/HDLC通信規(guī)程中多采用CRC-32 x32+x26+x2

16、3+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x+1 IEEE802.3標準的計算機局域網(wǎng)中采用CRC碼查錯功能較強，能查出： 全部奇數(shù)個錯； 全部雙錯；全部不多于冗余位r=(n-k)的突發(fā)性錯誤； 對(n-k+1)位突發(fā)錯，檢出率為1-2-(r-1); 對大于(n-k+1)位突發(fā)錯，檢出率為1-2-r。 第11頁，共87頁，2022年，5月20日，6點2分，星期日5. 校驗方式 （續(xù)）(3) 數(shù)據(jù)傳輸質量數(shù)據(jù)傳輸質量常用誤碼率來衡量，誤碼率是個統(tǒng)計平均值：誤碼率=接收方出現(xiàn)差錯的比特數(shù)/總的傳輸比特數(shù)100%差錯有獨立型差錯和突發(fā)型差錯，前者碼元間差錯不存在關聯(lián)，

17、后者多是由于外界強干擾引起的突發(fā)或成片差錯。獨立型差錯又稱隨機差錯，可通過改進傳輸設備和傳輸線路加以改善；突發(fā)型差錯嚴重而通過檢錯糾錯編碼仍無法糾正的，接收方只有要求對方重發(fā)。 6. 調制-解調與多路復用二進制數(shù)字信號都是脈沖信號，其頻譜很寬，從直流到很高頻率；計算機進行遠程數(shù)據(jù)傳輸大多借用現(xiàn)成的公用通信網(wǎng)。而公用通信網(wǎng)對用戶端開通的通信信道帶寬是有限的，如電話網(wǎng)為300Hz3400Hz。因此，對于遠程數(shù)據(jù)傳輸，發(fā)送端要將數(shù)字信號經(jīng)調制器調制成適合在通信信道上傳輸?shù)哪M信號，到達接收端后用相應的解調器將模擬信號還原成原先的數(shù)字信號。對于需要收發(fā)的通信終端，將調制和解調兩種設備做在一起，這就是調

18、制解調器Modem (Modulator-Demodulator)。 第12頁，共87頁，2022年，5月20日，6點2分，星期日6. 調制-解調與多路復用（續(xù)）調制信號的方法很多，常見的有調幅、調頻、調相三種信號變換，分別稱為ASK（幅度鍵控）、FSK（移頻鍵控）、PSK（移相鍵控），如下圖所示。 對二進制數(shù)值“0”和“1”，ASK用正弦波的兩個不同振幅值表示，F(xiàn)SK用兩個不同頻率表示，PSK用一定頻率正弦波的兩個不同相位表示。對移相調制PSK有二相調制：移相0表示0，移相180表示1；四相調制：相位角變化0、90、180、270分別表示二位二進制數(shù)00、01、10、11；八相調制：相位角變

19、化0、45、90、135、180、225、270、315分別表示三位二進制數(shù)000、001、010、011、100、101、110、111。在高速調制解調器中，除移相調制PSK外，還常有相位幅度調制PAM，用相位和幅度不同狀態(tài)的組合來表示數(shù)位二進制數(shù)。 第13頁，共87頁，2022年，5月20日，6點2分，星期日6. 調制-解調與多路復用（續(xù)）在長途通信中常用光纖、衛(wèi)星、地面微波、同軸電纜等傳輸信號，它們容量高、頻帶寬，為了充分、高效、合理利用通信資源，一般采用多路復用技術，讓多路數(shù)據(jù)信號共同使用一條線路進行傳輸：發(fā)送端將來自多條輸入線的多路數(shù)據(jù)信號組合、調制成復用數(shù)據(jù)信號送上高容量的數(shù)據(jù)鏈路

20、，接收端用多路分配器接收復用數(shù)據(jù)信號，依照信道分離（分配）、還原為多路數(shù)據(jù)，將其送到相應的輸出線上。多路復用技術逐步發(fā)展，從最初的由多條電線組成一根電纜的空分多路復用SDM(Space Division Multiplex)、到模擬通信中的頻分多路復用FDM(Frequency Division Multiplex)、到數(shù)字信號傳送的時分多路復用TDM(Time Division Multiplex)和統(tǒng)計時分多路復用SDTM(Statistical TDM，又稱異步TDM或智能TDM)，而現(xiàn)代廣泛應用于衛(wèi)星通信和移動通信的是碼分多路復用CDMA(Code Division Multiplex

21、 Address，又稱碼分多址)，隨著光纖通信的發(fā)展又出現(xiàn)了波分多路復用WDM(Wavelength Division Multiplex)和光頻分多路復用OFDM(Optical Frequency Division Multiplex)，本質上WDM和OFDM屬于頻分多路復用FDM。 第14頁，共87頁，2022年，5月20日，6點2分，星期日7.1.2 串行接口 1. 串行接口標準簡介數(shù)據(jù)的發(fā)送者和接收者分別稱為數(shù)據(jù)源和數(shù)據(jù)宿，統(tǒng)稱為數(shù)據(jù)終端設備，即DTE(Data Terminal Equipment)。DTE之間的通路稱為數(shù)據(jù)電路。數(shù)據(jù)信號必須經(jīng)信號變換設備變換后才能送上（通信網(wǎng)的）

22、傳輸信道進行傳輸，傳輸?shù)男盘栆脖仨毥?jīng)反變換后才能為DTE所接收。信號變換設備位于數(shù)據(jù)電路的終端，稱為數(shù)據(jù)電路終接設備，即DCE(Data Circuiting Equipment)。在簡單的計算機數(shù)字傳輸系統(tǒng)中，計算機（或準確地講計算機串行接口）就是DTE，調制解調器MODEM就是DCE，它們位于OSI通信模型的最低層物理層。為了統(tǒng)一物理層的操作，使得不同廠家生產(chǎn)的設備能相互連接起來，國際標準化組織ISO、國際電報電話咨詢委員會CCITT、電氣和電子工程師協(xié)會IEEE、美國電子工業(yè)協(xié)會EIA均制定了相應的標準和建議，例如CCITT制定的通過電話網(wǎng)進行數(shù)據(jù)傳輸?shù)腣系列建議、通過公用數(shù)據(jù)網(wǎng)進行數(shù)據(jù)

23、傳輸?shù)腦系列建議、IEEE制定的用于局域網(wǎng)的IEEE802系列標準等等。其中兩個最著名的協(xié)議實例是CCITT V.24和X.21。由于計算機網(wǎng)絡最早使用的是模擬電話信道，CCITT較早地開發(fā)和建立了適合于電話網(wǎng)的CCITT V.24，用作計算機或終端與Modem之間的接口標準。CCITT V.24與廣為流行的EIA RS-232-C標準相兼容，作為DTE-DCE之間的模擬接口標準非常實用。第15頁，共87頁，2022年，5月20日，6點2分，星期日1. 串行接口標準簡介（續(xù)）RS-232-C規(guī)定了接口接插件（插頭、插座）的規(guī)格、尺寸、針孔的數(shù)量與排列等機械特性如下圖所示。RS-232-C規(guī)定了

24、連線的電氣特性：信號電平采用負邏輯，即邏輯“1”為-3V-15V，邏輯“0”為+3V+15V；使用分立元件實現(xiàn)不平衡雙流接口，最大工作速率為20Kbps，采用ISO2110規(guī)定的25芯連接器。當采用電容性（約150pF/m）多芯電纜時，最大纜長不超過15m。RS-232-C功能特性規(guī)定每條接口線有一個功能，接口線以英文字母組合命名。RS-232-C規(guī)程特性定義了接口控制信號線上電平升降的動作序列，它們對應了接口兩側物理連接的建立、維持、拆除以及比特流的傳送情況。第16頁，共87頁，2022年，5月20日，6點2分，星期日1. 串行接口標準簡介（續(xù)）計算機還用到其它串行接口。如IBM PC機支持

25、20mA電流環(huán)方式。以20mA電流的有和無來表示邏輯電平“1”和“0”，有4條信號線：發(fā)送+、發(fā)送-、接收+、接收-；在機器內借用RS-232-C的D型25針連接器中未使用的9、11、18、25號引線做為上述4條信號線。20mA電流環(huán)抗干擾能力強、傳輸距離遠，是個非正式標準。高速遠距離大容量傳輸場合，也用到RS-422和RS-423，它們采用差分平衡傳輸線和差分不平衡傳輸線，最大傳輸距離達1500m，傳輸速率可分別達到1Mbps和100Kbps。1997年以后，支持通用串行總線USB標準的外設迅猛發(fā)展，USB接口受到普遍支持，大有取代其它各種外設接口的架勢，詳見后述。 第17頁，共87頁，20

26、22年，5月20日，6點2分，星期日2. 串行接口連接 以RS-232-C為例介紹串行接口的連接。RS-232-C標準規(guī)定了串行通信時數(shù)據(jù)終端設備DTE（例如計算機）和數(shù)據(jù)電路終接設備DCE（如MODEM）之間的接口信號。RS-232-C共定義25條線，包括2條地線、4條收發(fā)數(shù)據(jù)線、11條控制線、3條定時線，另有2條留作測試用、3條保留備用。實際上常用的只有9條，分述如下。(2) 數(shù)據(jù)收發(fā)線TxD：發(fā)送數(shù)據(jù)線 DTE將串行數(shù)據(jù)經(jīng)TxD端發(fā)送至DCE。RxD：接收數(shù)據(jù)線 DTE從RxD端接收DCE送來的串行數(shù)據(jù)。當數(shù)據(jù)傳輸距離大于15米時，DTE之間要加Modem進行調制解調，一般要用到RS-2

27、32-C定義的59條信號線，Modem之間距離近可用專線，距離遠可通過電話網(wǎng)傳輸，接口連接如下圖所示。 SG：信號地。第18頁，共87頁，2022年，5月20日，6點2分，星期日1. 串行接口標準簡介（續(xù)）數(shù)據(jù)傳輸距離小于15米時，可在DTE之間直接通過RS-232-C連線而無須Modem，最簡單情況只要使用3條信號線就能進行全雙工通信，各種接線方式如右圖所示。第19頁，共87頁，2022年，5月20日，6點2分，星期日7.2 可編程通信接口芯片 通信接口硬件電路可分為UART(Universal Asynchronous Receiver/Transmitter：通用異步收發(fā)器)、USRT(

28、Universal Synchronous Receiver/Transmitter：通用同步收發(fā)器)和USART(Universal Synchronous-Asynchronous Receiver/Transmitter：通用同步-異步收發(fā)器)。PC機中串行通信接口使用8250，屬UART，只支持異步通信，采用單通道雙緩沖結構，芯片外部有40條引腳。8251A-PCI(Programmable Communication Interface：可編程通信接口)屬USART，采用單通道雙緩沖結構，芯片有28條引腳。8251A的基本性能如下。同步傳輸：每個字符可設為58位，可內同步或外同步，內

29、同步自動插入同步字符； 傳輸速率可達64Kbps。 異步傳輸：每個字符可設為58位，傳輸速率可達19.2Kbps，收發(fā)時鐘速率可為傳 輸波特率的1、16或64倍，可編程產(chǎn)生1、1.5或2位的停止位，能檢測假起始位，自 動檢測奇偶錯、格式錯和溢出錯。 完全雙工，具有雙緩沖的接收器和發(fā)送器。所有輸入輸出電平與TTL兼容。 第20頁，共87頁，2022年，5月20日，6點2分，星期日7.2.1 編程結構 8251A有五個主要組成部分：面向通信端的接收器、發(fā)送器、調制解調控制邏輯和面向CPU端的讀寫控制邏輯、數(shù)據(jù)總線緩沖器。 (1) 接收器接收器按接收時鐘RxC的節(jié)拍將RxD引腳上的串行數(shù)據(jù)一位位地移

30、入接收移位寄存器，按規(guī)定去掉起始位、校驗位和停止位，一個字符接收完畢再將接收移位寄存器中并行數(shù)據(jù)送入接受數(shù)據(jù)緩沖寄存器。接收移位寄存器接收串行數(shù)據(jù)，送出并行數(shù)據(jù)，完成串-并轉換。接收移位寄存器和接收數(shù)據(jù)緩沖寄存器組成了接收的雙緩沖器結構。 (2) 發(fā)送器發(fā)送器按TxC的節(jié)拍，將發(fā)送移位寄存器中的數(shù)據(jù)按規(guī)定的格式裝上起始位、校驗位和停止位，再一位一位移到TxD引腳發(fā)送出去。發(fā)送的數(shù)據(jù)先由CPU送入發(fā)送數(shù)據(jù)緩沖寄存器，當發(fā)送移位寄存器移空時，自動將發(fā)送數(shù)據(jù)緩沖寄存器的內容裝入發(fā)送移位寄存器。發(fā)送移位寄存器裝入的是并行數(shù)據(jù)，送出的串行數(shù)據(jù)，完成并-串轉換。發(fā)送數(shù)據(jù)緩沖寄存器和發(fā)送移位寄存器組成了發(fā)送

31、的雙緩沖器結構。 第21頁，共87頁，2022年，5月20日，6點2分，星期日7.2.1 編程結構（續(xù)）(3) 調制解調(Modem)控制邏輯Modem邏輯控制產(chǎn)生8251A與Modem之間二對（四線）聯(lián)絡信號：和、和，以協(xié)調8251A與Modem之間同步地傳輸數(shù)據(jù)。(4) 讀寫控制邏輯讀寫控制邏輯對系統(tǒng)送入8251A的控制信號進行譯碼，實施對8251A的讀寫操作，如下表所示。(5) 數(shù)據(jù)總線緩沖器數(shù)據(jù)總線緩沖器包括狀態(tài)緩沖寄存器、命令緩沖寄存器，以及發(fā)送數(shù)據(jù)緩沖寄存器、接收數(shù)據(jù)緩沖寄存器，經(jīng)雙向三態(tài)數(shù)據(jù)引腳D7D0與系統(tǒng)數(shù)據(jù)總線相連。CPU用輸入/輸出指令對8251A讀/寫數(shù)據(jù)、或讀狀態(tài)字/

32、寫控制字，都通過數(shù)據(jù)總線緩沖器進行。 第22頁，共87頁，2022年，5月20日，6點2分，星期日7.2.2 引腳及其功能 8251A芯片是N溝道硅柵工藝MOS器件，采用28腳DIP封裝，如下圖所示。 (1) 數(shù)據(jù)線 D7D0 雙向三態(tài)收發(fā)的數(shù)據(jù)、寫入的方式字/同步字符/命令字、讀出的狀態(tài)，都經(jīng)D7D0進行。 (2) 讀寫控制線C/-D(Control/Data) 控制/數(shù)據(jù)信號，輸入 C/-D引腳有兩種狀態(tài)，表征8251A芯片內的數(shù)據(jù)端口和控制（狀態(tài)）端口。當-CS有效時，C/-D=0表示對8251A讀寫數(shù)據(jù)，C/-D=1則表示讀狀態(tài)或寫控制字。-RD(Read) 讀，輸入，低電平有效。 有

33、效時表示對8251A進行讀操作。-WR(Writ) 寫，輸入，低電平有效。 有效時表示對8251A進行寫操作。RESET 復位，輸入，高電平有效。 RESET有效使8251A復位到空閑狀態(tài)，只有重新初始化才能脫離空閑狀態(tài)。CLK 時鐘輸入 CLK周期規(guī)定在0.32s1.35s之間。在同步方式CLK頻率大于TxC或RxC（收或發(fā)時鐘）30倍，異步方式須大于收發(fā)時鐘4.5倍。 -CS (Chip select) 片選信號，輸入，低電平有效 接地址譯碼器的輸出，有效后才能對8251A進行讀寫操作。第23頁，共87頁，2022年，5月20日，6點2分，星期日7.2.2 引腳及其功能 (3)發(fā)送器引腳T

34、xD(Transmitter Data) 發(fā)送數(shù)據(jù)線，輸出。TxC(Transmitter Clock) 發(fā)送時鐘，輸入。TxRDY(Transmitter Ready) 發(fā)送準備好，輸出，高電平有效。當允許發(fā)送且發(fā)送數(shù)據(jù)緩沖寄存器已空時，TxRDY有效，告知CPU將下一個發(fā)送字符送來。該引腳可作為中斷請求信號向CPU申請發(fā)送中斷。TxE(Transmitter Empty) 發(fā)送器空，輸出，高電平有效。TxE有效表示發(fā)送移位寄存器移空，已無數(shù)據(jù)可發(fā)。TxE有效，必然TxRDY已經(jīng)有效。(4) 接收器引腳RxD(Receiver Data) 接收數(shù)據(jù)線，輸入。RxC(Receiver Cloc

35、k) 接收時鐘，輸入。RxRDY(Receiver Ready) 接收準備好，輸出，高電平有效。RxRDY有效，表示接收數(shù)據(jù)緩沖器中已收到一個接收好的數(shù)據(jù)，可供CPU來讀取。該引腳可作為中斷請求信號向CPU申請接收中斷。SYNDET/BRKDET(Synchronous Detect/Break Detect) 同步檢測/斷點檢測，輸出/輸入，高電平有效。8251A工作于同步方式該引腳表示SYNDET，內同步時該引腳為輸出，有效狀態(tài)（高 電平）表示8251A已經(jīng)檢測到同步字符；外同步時該引腳為輸入，由該引腳輸入同步 脈沖，上升沿啟動8251A接收數(shù)據(jù)。8251A工作于異步方式該引腳表示BRKD

36、ET，是輸出信號，有效狀態(tài)（高電平）表示 接收端檢測到間斷點（編程規(guī)定長度的全“0”字符）；恢復正常數(shù)據(jù)接收時該引腳被 復位。 第24頁，共87頁，2022年，5月20日，6點2分，星期日7.2.2 引腳及其功能 (續(xù))(5) Modem聯(lián)絡線 -DTR(Data Terminal Ready) 數(shù)據(jù)終端準備好，輸出，低電平有效。8251A以有效來通知Modem：DTE（即8251A）已經(jīng)準備好。-DSR(Data Set Ready) 數(shù)據(jù)裝置準備好，輸入，低電平有效。這是Modem對的應答信號：表示調制解調器已準備好。-RTS(Request To Send) 請求發(fā)送，輸出，低電平有效。

37、8251A通過有效來向Modem提出發(fā)送數(shù)據(jù)的請求。-CTS(Clear To Send) 允許發(fā)送，輸入，低電平有效。這是Modem對的應答信號：Modem已經(jīng)準備就緒，8251A可以發(fā)送數(shù)據(jù)。只有有效，TxRDY引腳才可能有效。 第25頁，共87頁，2022年，5月20日，6點2分，星期日7.2.3 數(shù)據(jù)收發(fā)過程 1. 發(fā)送過程設置好8251A方式字（規(guī)定數(shù)據(jù)格式、通信方式和通信波特率）后，CPU輸出命令字到8251A，使其-DTR與-RST引腳有效（通知Modem），待Modem來的-DSR、-CTS以及TxRDY引腳有效（讀狀態(tài)字識別）后，CPU用輸出指令將發(fā)送數(shù)據(jù)輸出至8251A的發(fā)

38、送數(shù)據(jù)緩沖寄存器（TxRDY變?yōu)闊o效），發(fā)送數(shù)據(jù)緩沖寄存器的內容再送至發(fā)送移位寄存器（此時TxRDY又變?yōu)橛行?，等待CPU送來下一個發(fā)送數(shù)據(jù)），發(fā)送移位寄存器按照發(fā)送時鐘TxC的節(jié)拍將其內容一位一位地移到TxD輸出數(shù)據(jù)線上串行發(fā)送出去。若是異步通信方式，控制邏輯按規(guī)定的格式給發(fā)送數(shù)據(jù)加上起始位、校驗位和停止位。若是同步方式，外同步在外界同步脈沖觸發(fā)后/內同步在發(fā)送同步字符（一個或兩個）后，再按TxC節(jié)拍將發(fā)送移位寄存器內容逐位移到TxD輸出數(shù)據(jù)線上。當發(fā)送移位寄存器移空時，發(fā)送數(shù)據(jù)緩沖寄存器內容自動裝入發(fā)送移位寄存器，接著發(fā)送下一個字符的各位，如此不斷重復，使數(shù)據(jù)發(fā)送連續(xù)進行。CPU通過查詢或

39、中斷方式及時地將發(fā)送數(shù)據(jù)送到發(fā)送數(shù)據(jù)緩沖寄存器，保證內存中待發(fā)送的數(shù)據(jù)經(jīng)發(fā)送數(shù)據(jù)緩沖寄存器發(fā)送移位寄存器TxD，按TxC的節(jié)拍，源源不斷地從TxD引腳線上發(fā)送出去，直至發(fā)送結束。若發(fā)送的數(shù)據(jù)不能及時送到發(fā)送數(shù)據(jù)緩沖寄存器(TxRDY有效)，8251A按照既定的TxC速率對發(fā)送移位寄存器繼續(xù)發(fā)送，將發(fā)送移位寄存器移空后TxE變?yōu)橛行?，發(fā)送過程就將中斷（沒有有效的數(shù)據(jù)供發(fā)送）。 第26頁，共87頁，2022年，5月20日，6點2分，星期日7.2.3 數(shù)據(jù)收發(fā)過程 （續(xù)）2. 接收過程初始化設置好8251A方式字，對內同步方式CPU輸出命令字使8251A進入收索同步字符狀態(tài)，不斷判斷RxD引腳上是否

40、接收到同步字符（一個或二個），若接收到同步字符，CPU輸出命令字允許8251A開始接收數(shù)據(jù)。對外同步方式，則接收到輸入的同步脈沖后開始接收數(shù)據(jù)。同步方式按RxC節(jié)拍從RxD引腳上逐位接收串行數(shù)據(jù)放入接收移位寄存器中，每接收完一個字符后就將接收移位寄存器中內容裝入接收緩沖寄存器中。對異步方式允許接收后，8251A不斷判斷RxD引腳上是否收到起始位（“0”電平），若收到起始位則每隔若干時鐘周期在數(shù)據(jù)位的中間點判斷RxD引腳上接受的是“0”還是“1”，每接收完一幀（一個字符）8251A就按規(guī)定的格式去掉起始位、校驗位和停止位，將接收移位寄存器中內容裝入接收緩沖寄存器中。接收緩沖寄存器中每裝入一個接收

41、的字符，RxRDY引腳輸出有效，同時狀態(tài)寄存器的RxRDY位為“1”；如果接收的字符出錯，則狀態(tài)寄存器的相應出錯標志位（共3個）置位。CPU用中斷或查詢方式讀取接收的數(shù)據(jù)。中斷方式由RxRDY引腳經(jīng)中斷控制器向CPU申請中斷；查詢方式CPU首先從8251A狀態(tài)寄存器讀入狀態(tài)字，判斷一個字符是否接收完畢？接收是否出錯？若接受完畢且無差錯則從接收數(shù)據(jù)緩沖寄存器中讀入數(shù)據(jù)，否則等待或進行出錯處理。若CPU遲遲未取走已經(jīng)送到數(shù)據(jù)緩沖寄存器中的接收數(shù)據(jù)，8251A按RxC節(jié)拍從RxD引腳上又接收完一個字符數(shù)據(jù)并再次裝入接收數(shù)據(jù)緩沖寄存器中，則前一個接收數(shù)據(jù)將被沖掉，這就發(fā)生了重疊錯（又稱溢出錯，狀態(tài)寄存

42、器的D4=1）。 第27頁，共87頁，2022年，5月20日，6點2分，星期日7.2.4 初始化編程 8251A是可編程單通道全雙工通信接口芯片，軟硬件協(xié)調工作，不管是發(fā)送還是接收數(shù)據(jù)，都必須先對芯片進行初始化編程。初始化編程定義8251A通信方式、字符格式、傳輸波特率等，設置收發(fā)操作及其工作狀態(tài)。 1. 初始化流程初始化向8251A寫入方式字、（同步字符）和命令字，它們都寫入芯片的控制端口，靠寫入時的狀態(tài)和順序來區(qū)分。在8251A復位狀態(tài)下，依次寫入方式字（同步字符）命令字，異步方式或外同步方式時不需寫入同步字符。初始化后8251A才能收發(fā)通信，其流程如右圖所示。 8251A只有一個控制端口

43、，必須復位后才能寫入方式字、同步字符和命令字，而復位又必須由命令字完成，如何進行呢？一般先向控制口連續(xù)寫入兩個字節(jié)0AAH、40H，0AAH稱為虛字節(jié)，若8251A認為是方式字則為異步方式，接著向控制口寫入的必定是命令字；若8251A認為是命令字，則沒有內部復位(D6=0)，接著向控制口寫入的仍為命令字。因此接在0AAH之后寫入的40H為命令字，執(zhí)行內部復位(D6=1)，接下來向控制口寫入的肯定是方式字了，開始實際的初始化操作，本小節(jié)最后的接收程序對8251A就是這樣開始初始化編程的。 第28頁，共87頁，2022年，5月20日，6點2分，星期日2. 方式控制字 方式控制字規(guī)定了8251A通信

44、的字符格式與校驗、波特率系數(shù)和同步方式。其格式如下圖所示。 D1D0=00為同步傳輸， D1D0=01、10、11為異步傳輸，波特率系數(shù)分別為1、16、64。D3D2決定一個字符的長度。D5D4定義字符的奇偶校驗及校驗方式。D4=0則D5位無效D7D6同步時規(guī)定同步方式和單/雙同步字符；異步時規(guī)定停止位位數(shù)。 第29頁，共87頁，2022年，5月20日，6點2分，星期日3. 命令控制字 命令控制字規(guī)定了8251A芯片的收發(fā)操作及其狀態(tài)，其格式如下圖所示。 D0允許發(fā)送位：=1允許發(fā)送，=0禁止發(fā)送。只有D0=1，TxRDY才可能有效。D1數(shù)據(jù)終端準備好：=1使-DTR引腳有效（為0）。D2允許

45、接收位：=1允許接收，=0禁止接收。只有D2=1，RxRDY才可能有效。允許接收必須使錯誤標志復位（使命令字D4=1），在同步方式允許接受時還必須進入同步收索操作（使命令字D7=1）。D5請求發(fā)送位：=1使引腳-RTS有效，向Modem提出發(fā)送請求。D6內部復位位：=1強制8251A內部復位，使之回到準備接收方式字狀態(tài)。D7進入收索操作位：只用于內同步方式，為1使8251A進入收索同步字符操作狀態(tài)，收索到則使SYNDET引腳有效，并開始對數(shù)據(jù)的接收操作。D3發(fā)送斷點字符位：=1迫使TxD端發(fā)送斷點字符“1”，=0正常傳輸。D4出錯標志復位位：=1使狀態(tài)寄存器中三個出錯標志位復位，以便重新接收字

46、符。 第30頁，共87頁，2022年，5月20日，6點2分，星期日4. 狀態(tài)字 狀態(tài)寄存器記錄了8251A在收發(fā)數(shù)據(jù)過程中的狀態(tài)，供CPU讀取。狀態(tài)字格式如下圖所示。 D0：TxRDY位，為1表示發(fā)送數(shù)據(jù)緩沖寄存器已空。D1：RxRDY位，為1表示接收數(shù)據(jù)緩沖寄存器中已有一個接收好的數(shù)據(jù)。D2：TxE位，為1表示發(fā)送移位寄存器已空（無數(shù)據(jù)可發(fā)），其電平與TxE引腳相同。D3：PE（奇偶錯）位，為1表示接收到的數(shù)據(jù)出現(xiàn)奇偶校驗錯。D4：OE（溢出錯）位，為1表示出現(xiàn)溢出錯，前一個已接受好的數(shù)據(jù)被沖掉。D5：PE（格式錯）位，為1表示不能收到字符的有效停止位，字符格式出錯。D6：SYNDET/BR

47、KDET（同步/斷點檢測）位，為1表示已經(jīng)檢測到同步字符（內同步方式）或接收到斷點字符（異步方式）。D7：DSR(數(shù)據(jù)裝置準備好)位，為1表示Modem已準備好，電平狀態(tài)與引腳-DSR相反。 第31頁，共87頁，2022年，5月20日，6點2分，星期日5. 8251A應用 (1) 8251A與CPU、RS-232-C的硬件連接8251A作為串行通信接口，與CPU、RS-232-C的硬件連接如下圖所示。經(jīng)RS-232-C標準接口，8251A可連接異步/同步調制解調器等通信設備。 第32頁，共87頁，2022年，5月20日，6點2分，星期日(2) 軟件編程控制通信 以甲乙兩臺TP86單板機之間通信

48、為例介紹編程控制。兩臺單板機均以8251A作為DTE，若距離很近，只需將甲機8251A的TxD、RxD同乙機8251A的RxD、TxD引線互連、再將信號地線GND直接相連即可。若相距較遠，可經(jīng)RS-232-C接口使用Modem、再經(jīng)專線或電話網(wǎng)連接通信，參考前圖。要求把甲機上存儲在TBUFFER緩沖區(qū)、長度為2DH的數(shù)據(jù)塊（一段顯示程序）傳送到乙機的RBUFFER的緩沖區(qū)中，采用異步方式，字符長度為8位、停止位2位、無校驗，波特率系數(shù)為16。因此8251A的方式字為0CEH，發(fā)送命令字為33H（DTE準備好、允許并請求發(fā)送、錯誤標志復位），接受命令字為54H（錯誤復位、允許接受）。CPU采用查

49、詢方式與8251A交換數(shù)據(jù)，8251A的控制口地址為0F2H，數(shù)據(jù)口地址為0F0H（即8251A的C/接系統(tǒng)地址總線A1）。接收與發(fā)送程序分別編寫，每個程序都包括8251A初始化、狀態(tài)查詢和數(shù)據(jù)傳輸。第33頁，共87頁，2022年，5月20日，6點2分，星期日TP86發(fā)送程序CSEGSEGMENTASSUME CS：CSEG；以下是待發(fā)送的45個字節(jié)數(shù)據(jù)TBUFFERDB DB TCOUNT EQU $-TBUFFERTRANPROCFARMOV DX，0F2H；DX指向控制口MOV AL，0；連同以下三句使8251A進入復位狀態(tài)OUT DX，ALOUT DX，ALOUT DX，ALMOV A

50、L，40H；內部復位命令字OUT DX，ALNOPMOV AL，0CEH；設置方式字OUT DX，ALMOV AL，33H；設置發(fā)送方命令字OUT DX，ALMOV CX，TCOUNT；設置發(fā)送字節(jié)數(shù)LEA SI，TBUFFER；發(fā)送字節(jié)的首地址送SI地址指針第34頁，共87頁，2022年，5月20日，6點2分，星期日TP86發(fā)送程序（續(xù)）LTRA：IN AL，DX；讀取狀態(tài)TEST AL，01H；發(fā)送緩沖器空嗎？JZ LTRA；不空則繼續(xù)詢問等待MOV DX，0F0H；DX指向數(shù)據(jù)端口MOV AL，SI；取發(fā)送字節(jié)OUT DX，AL；送去發(fā)送INC SI；指向下一個發(fā)送字節(jié)MOV DX, 0

51、F2HLOOP LTRA；未發(fā)送完，繼續(xù)JMP FF00：0000H；發(fā)送完畢，返回監(jiān)控TRAN ENDPCSEGENDSEND 第35頁，共87頁，2022年，5月20日，6點2分，星期日TP86接收程序CDSEGSEGMENTASSUME CS：CDSEG RBUFFERDB45 DUP(？)；設置45個字節(jié)長的接受字符緩沖區(qū) RCOUNTEQU $-RBUFFERRECEPROCFAR START：MOV DX，0F2H；DX指向控制口MOV AL，0AAH；使8251A進入復位狀態(tài)OUT DX，ALMOV AL，50H；復位并清除出錯標志命令OUT DX，ALNOPMOV AL，0CE

52、H；設置方式字OUT DX，ALMOV AL，54H；設置接收方命令字OUT DX，ALMOV CX，RCOUNT；設置接收字節(jié)數(shù)LEA DI，RBUFFER；DI指向接受緩沖區(qū)首地址 第36頁，共87頁，2022年，5月20日，6點2分，星期日TP86接收程序（續(xù)）LREC：MOV DX，0F2H；DX指向狀態(tài)口IN AL，DX；讀取狀態(tài)TEST AL，02H；接收到一個字符嗎？JZ LREC；未接受到，繼續(xù)詢問等待TEST AL，38H；接收出錯否？JNZ ERR；出錯則轉ERR處理MOV DX，0F0H；無差錯則轉數(shù)據(jù)口接收數(shù)據(jù)IN AL，DXMOV DI，AL；接收數(shù)據(jù)送接收緩沖區(qū)IN

53、C DI；指向下一個接收單元地址DEC CX；接收計數(shù)JNZ LREC；未完，繼續(xù)接收ERR： ；接受出錯處理RECEENDPCDSEGENDSEND 第37頁，共87頁，2022年，5月20日，6點2分，星期日7.3 微機異步通信適配器 異步通信適配器是計算機和調制解調器等外部通信設備之間的接口電路。早期微機異步串行通信適配器有兩個通信通道，分主、輔兩個串行口(COM1和COM2)， PC機中相應有主、輔兩塊插卡，PC/XT機將兩卡合一、并和其他電路做在一塊適配卡上，再往后兩個異步通信適配器直接整合在微機的主板內。PC/XT機異步通信適配器以可編程異步通信控制器8250為核心，配以TTLEI

54、A電平轉換等電路，采用RS-232-C和20mA電流環(huán)傳輸方式。8250芯片采用DIP 40引腳封裝，片內有10個8位寄存器用來控制傳輸數(shù)據(jù)格式、通信波特率，記錄通信線路和Modem的狀態(tài)，管理中斷。8250有一個全雙工的異步通信通道，不支持同步通信方式。 第38頁，共87頁，2022年，5月20日，6點2分，星期日7.3.1 異步通信適配器硬件邏輯結構 異步通信適配器硬件邏輯結構如下圖所示，包括8250與系統(tǒng)總線的連接、以及通信端口的連線。 第39頁，共87頁，2022年，5月20日，6點2分，星期日8250是微機異步通信適配器的核心，其內部編程結構和外部引腳示于下圖。 第40頁，共87頁，

55、2022年，5月20日，6點2分，星期日1. 主輔串口地址及8250片內寄存器尋址 主串口地址：跨接器U15的J12接通、J10斷開，當AEN=0（非DMA操作）時，若A9A3為全“1”，與非門U2輸出為“0”，片選有效（另兩個片選端CS0與CS1接+5V，一直有效），主串口的8250被選中，故主串口地址為1111111xxx，即3F8H3FFH。輔串口地址：跨接器U15的J10接通、J12斷開，將A8反相接至U2，其它與主串口情況相同，故輔串口地址為101111xxx，即2F8H2FFH。片內寄存器尋址：由地址線A2A0及片內線路控制寄存器最高位D7（DLAB位）實現(xiàn)對8250片內10個寄存

56、器尋址。 2. 對通信適配器的讀寫控制由系統(tǒng)信號-IOR和-IOW直接控制對8250的讀和寫。8250芯片的正數(shù)據(jù)輸入選通引腳DISTR和正數(shù)據(jù)輸出選通引腳DOSTR直接接地、一直 無效，系統(tǒng)讀信號-IOR經(jīng)兩級反相接到8250的負數(shù)據(jù)輸入選通引腳-DISTR，控制對其讀出； 系統(tǒng)寫信號直接與8250的負數(shù)據(jù)輸出選通引腳-DOSTR相連，控制對其寫入。 兩個輸入選通引腳DISTR和-DISTR、兩個輸出選通引腳DOSTR和-DOSTR中，只要有一 個有效即可對8250進行讀或寫。 3. 基準時鐘輸入 1.8432MHz晶振脈沖經(jīng)三態(tài)門U7隔離、整形送到8250的基準時鐘輸入端XTAL1?；鶞?

57、時鐘再用片內的兩個8位除數(shù)鎖存器鎖存的除數(shù)（16位）對之分頻，即得到發(fā)送器的 發(fā)送時鐘； 將芯片輸出引腳BAUD OUT與輸入引腳RCLK相連，則8250接收器的接收時鐘與發(fā)送 器的發(fā)送時鐘相同。 第41頁，共87頁，2022年，5月20日，6點2分，星期日7.3.2 異步通信接口 如圖所示，異步通信接口有6條（3233、3639）與Modem的聯(lián)絡控制線，提供RS-232-C電壓傳輸方式和20mA電流傳輸方式。U14將Modem信號線上EIA電平轉換成TTL電平送到8250的-RLSD (Receiver Line Signal Detect：接收線路信號檢測)、-CTS(Clear To

58、Send：允許發(fā)送)、 -DSR(Data Set Ready：數(shù)據(jù)裝置準備好)和 -RI(Ring：振鈴)引腳，U12則把8250的輸出引腳-DTR(Data Terminal Ready：數(shù)據(jù)終端準備好)和-RTS(Request To Send：請求發(fā)送)的TTL電平轉換成EIA電平送到RS-232-C的D型插座20#和4#引腳上。采用RS-232-C方式傳輸，則跨接器U5的J7和J8接通，J1、J2和J3斷開。8250串行輸出數(shù)據(jù)從SOUT引腳經(jīng)U13變成EIA電平，通過J7輸出到RS-232-C的D型插座TxD線（腳2#）。而從D型插座的RxD線（腳3#）來的接收數(shù)據(jù)經(jīng)U9轉換成TT

59、L電平，通過J8送入8250的串行輸入引腳SIN。使用20mA電流環(huán)方式傳輸，跨接器U5的J1、J2和J3接通，J7和J8斷開。SOUT的輸出數(shù)據(jù)經(jīng)U8（3個并聯(lián)的集電極開路電路）產(chǎn)生20mA電路，該電流通過J2、通信線路、對方兩個接收端（18#和25#）和J1構成電流環(huán)路。作為接收方20mA電流流經(jīng)U4使發(fā)光二極管發(fā)光，緊挨著的光敏二極管導通，使三極管導通，其集電極變?yōu)榈碗娖剑聪嗪鬄楦唠娖?，即TTL電平“1”，經(jīng)J3送入8250的串行輸入端SIN；若沒有20mA電流，則送入SIN引腳的為“0”。 第42頁，共87頁，2022年，5月20日，6點2分，星期日7.3.3 串行通信功能調用 基本

60、輸入輸出系統(tǒng)BIOS提供了對異步通信功能的調用，用“INT 14H”指令實現(xiàn)。這樣，用戶就不必熟悉異步通信適配器的硬件結構及有關細節(jié)，只要給出相應的通信參數(shù)、然后調用即可。調用主串口（地址范圍3F8H3FFH），須令DX=0；DX=1調用輔串口（地址范圍2F8H2FFH）。串行通信功能調用INT 14H 有四種功能，功能號為03，由AH指明。1. 初始化通信口功能號：AH=0入口參數(shù)：AL出口參數(shù)：AX 第43頁，共87頁，2022年，5月20日，6點2分，星期日出口參賽返回通信線路狀態(tài)（在AH中）和Modem狀態(tài)（在AL中），如下圖所示。 入口參數(shù)規(guī)定數(shù)據(jù)格式、校驗方式和波特率，如下圖所示。