?？粕谀┰嚲硪淮鸢敢?選擇題1.D2.B3.A4.D5.D6.C7.D8.D9.A10.B11.A12.C13.D14.C15.B16.A17.B18.B19.D20.D二.填空題1.A.自動(dòng)控制B.人工智能2.A.輸入編碼〔或輸入碼〕B.內(nèi)碼〔或機(jī)內(nèi)碼〕C.字模碼3.A.便攜式B.固態(tài)盤(pán)4.A.存儲(chǔ)容量B.存取時(shí)間5.A.程序控制類B.操作數(shù)C.下一條指令6.A.存放器—存放器型B.存放器—存儲(chǔ)器型7.A.算術(shù)運(yùn)算B.邏輯運(yùn)算8.A.集中式B.中央仲裁器9.A.總線B.I/O設(shè)備〔或輸入輸出設(shè)備〕三.簡(jiǎn)答題計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)〔或稱機(jī)器語(yǔ)言級(jí)〕，操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用假設(shè)干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含假設(shè)干個(gè)時(shí)鐘周期〔也稱為節(jié)拍脈沖或T周期〕。SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫(xiě)電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)刷新電路。程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)〞通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。四.應(yīng)用題1.二進(jìn)制1111011.011八進(jìn)制173.3十六進(jìn)制7B.32.二進(jìn)制表示為-01111111[X]原=11111111[X]反=10000000[X]補(bǔ)=10000001[X]移=000000013.原碼：-1，補(bǔ)碼：-127，反碼：-126，移碼：+1。4.存儲(chǔ)器容量為64K×16位，其地址線為16位〔A15—A0〕，數(shù)據(jù)線也是16位〔D15—D0〕SRAM芯片容量為16K×8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲(chǔ)器時(shí)須字位同時(shí)擴(kuò)展。字?jǐn)U展采用2：4譯碼器，以16K為一個(gè)模塊，共4個(gè)模塊。位擴(kuò)展采用兩片串接。圖C1.1措施有：采用高速器件，采用cache〔高速緩沖存儲(chǔ)器〕，采用多體交叉存儲(chǔ)器，采用用雙端口存儲(chǔ)器，采用相聯(lián)存儲(chǔ)器，加長(zhǎng)存儲(chǔ)器的字長(zhǎng)。操作碼需用6位，操作數(shù)地址碼需用10位。格式如下6101010OPD1D2D3OP:操作碼6位D1：第一操作數(shù)地址，10位D2：第二操作數(shù)地址，10位D3：第三操作數(shù)地址，10位所謂存儲(chǔ)器堆棧，是把住存儲(chǔ)器的一局部用作堆棧區(qū)入棧操作可描述為〔A〕→MSP,(SP-1)→SP出棧操作可描述為〔SP+1〕→SP,(MSP)→AI/O接口I/O接口IOP〔通道〕CPU8.EQI/O接口I/O接口IOP〔通道〕CPU系統(tǒng)總線內(nèi)存中線內(nèi)存內(nèi)存總線內(nèi)存中線內(nèi)存I/O總線圖C1.2?？粕谀┰嚲矶鸢高x擇題：1.C2.C3.B4.A5.D6.C7.B8.B9.B10.A11.A12.B13.C14.B15.A16.A17.B18.C19.C20.D二.填空題：A.系統(tǒng)軟件B.應(yīng)用軟件C.系統(tǒng)軟件2.A.4B.73.A.1024B.1024×1024〔或220〕4.A.精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)B.復(fù)雜指令系統(tǒng)計(jì)算機(jī)5.A.存取時(shí)間B.存儲(chǔ)周期C.存儲(chǔ)器帶寬6.A.字向B.位向7.A.順序?qū)ぶ贩绞紹.跳躍尋址方式8.A.地址線B.數(shù)據(jù)線C.控制線9.A.時(shí)序信號(hào)B.取指令三.簡(jiǎn)答題：時(shí)間上講，取指令事件發(fā)生在“取指周期〞，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期〞。從空間上講，從內(nèi)存讀出的指令流流向控制器〔指令存放器〕。從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器〔通用存放器〕。指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間〔或訪存時(shí)間〕。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最根本單位。一個(gè)指令周期由假設(shè)干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由假設(shè)干個(gè)時(shí)鐘周期組成。(1〕外設(shè)發(fā)出DMA請(qǐng)求〔2〕CPU響應(yīng)請(qǐng)求，DMA控制器從CPU接管總線的控制〔3〕由DMA控制器執(zhí)行數(shù)據(jù)傳送操作〔4〕向CPU報(bào)告DMA操作結(jié)束〔5〕主要優(yōu)點(diǎn)是數(shù)據(jù)傳送速度快存放器-存放器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在存放器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間一般比訪問(wèn)一次存放器所需時(shí)間長(zhǎng)。應(yīng)用題1.原碼11110001反碼10001110補(bǔ)碼10001111移碼000011112.〔1〕0020H〔2〕1166H〔3〕1256H〔4〕0058H〔5〕1257H3.〔1〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔162.A〕16〔2〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔101100010.1010〕2〔3〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔542.5〕8〔4〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔001101010100.BCD4.最小值2-111111×0.00000001最大值2111111×0.11111111設(shè)地址線x根，數(shù)據(jù)線y根，那么2x·y=64K×2假設(shè)y=1x=17y=2x=16y=4x=15y=8x=14因此，當(dāng)數(shù)據(jù)線為1或2時(shí)，引腳之和為18共有2種解答每個(gè)字符格式包含十個(gè)位，因此字符傳送速率4800波特/10=480字符/秒每個(gè)數(shù)據(jù)位時(shí)間長(zhǎng)度T=1/4800=0.208ms數(shù)據(jù)位傳送速率8×480=3840位/秒(218×8〕/〔32k×8〕=8，故需8個(gè)模塊(32k×8〕/〔4k×4〕=16，故需16片芯片共需8×16=128片芯片為了選擇各模塊，需使用3:8譯碼器即3根地址線選擇模條。(1〕最大存儲(chǔ)容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總線。雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響〔2〕指令系統(tǒng)雙總線系統(tǒng)，必須有專門(mén)的I/O指令系統(tǒng)單總線系統(tǒng)，訪問(wèn)內(nèi)存和I/O使用相同指令〔3〕吞吐量總線數(shù)量越多，吞吐能力越大?？粕谀┰嚲砣鸢高x擇題1.D2.C3.C4.C5.D6.C7.C8.B9.B10.C11.D12.C13.C14.A15.A16.C17.B18.A19.C20.B填空題1.A.程序B.地址2.A.軟件B.系統(tǒng)3.A.符號(hào)位B.數(shù)值域4.A.cacheB.主存5.A.二進(jìn)制代碼B.地址碼6.A.存取時(shí)間B.存取周期7.A.流水B.CISC8.A.并行B.串行C.復(fù)用9.A.存儲(chǔ)原理B.結(jié)構(gòu)C.性能簡(jiǎn)答題1.計(jì)數(shù)器定時(shí)查詢方式工作原理：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求?？偩€控制器接到請(qǐng)求信號(hào)以后，在BS線為“0〞的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備相一致時(shí)，該設(shè)備置“1〞BS線，獲得總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。2.為了不斷提供刷新圖像的信號(hào)，必須把一幀圖像信息存儲(chǔ)在刷新存儲(chǔ)器，也叫視頻存儲(chǔ)器。其存儲(chǔ)容量由圖像灰度級(jí)決定。分辨率越高，灰度級(jí)越多，刷新存儲(chǔ)器容量越大。3.外圍設(shè)備的I/O控制方式分類及特點(diǎn)：程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單程序中斷方式：一般適用于隨機(jī)出現(xiàn)的效勞，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。直接內(nèi)存訪問(wèn)〔DMA〕方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。外圍處理機(jī)方式：通道方式的進(jìn)一步開(kāi)展，根本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。4.指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用假設(shè)干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含假設(shè)干個(gè)時(shí)鐘周期〔也稱為節(jié)拍脈沖或T周期〕。應(yīng)用題1.解：[X]補(bǔ)=0.1011[X/2]補(bǔ)=0.01011[X/4]補(bǔ)=0.001011[－X]補(bǔ)=1.0101[Y]補(bǔ)=1.1011[Y/2]補(bǔ)=1.11011[Y/4]補(bǔ)=1.111011[－Y]補(bǔ)=0.01012.原碼：-1，補(bǔ)碼：-127，反碼：-126，移碼：+1。3.所需芯片總數(shù)〔64K×32〕÷〔16K×16〕=8片因此存儲(chǔ)器可分為4個(gè)模塊，每個(gè)模塊16K×32位，各模塊通過(guò)A15、A14進(jìn)行2：4譯碼圖C3.24.解：〔1〕操作數(shù)字段OP可以指定64種根本操作〔2〕單字長(zhǎng)〔16位〕=地址指令〔3〕源存放器和目標(biāo)存放器都是通用存放器〔各指定16個(gè)〕，所以是RR型指令，兩個(gè)操作數(shù)均在通用存放器中〔4〕這種指令結(jié)構(gòu)常用于算術(shù)/邏輯運(yùn)算類運(yùn)算指令，執(zhí)行速度最快。5.答：〔1〕a為數(shù)據(jù)緩沖存放器DR，b為指令存放器IR，c為主存地址存放器，d為程序計(jì)數(shù)器PC〔2〕主存→緩沖存放器DR→指令存放器IR→操作控制器〔3〕存儲(chǔ)器讀：M→DR→ALU→AC存儲(chǔ)器寫(xiě)：AC→DR→M6.分五個(gè)階段：總線請(qǐng)求，總線仲裁，尋址〔目的地址〕，信息傳送，狀態(tài)返回〔或錯(cuò)誤報(bào)告〕。時(shí)序圖：圖C3.37.〔1〕由編碼電路實(shí)現(xiàn)，直接產(chǎn)生?！?〕由硬件產(chǎn)生一個(gè)“位移量〞，再加上CPU某存放器里存放的基地址〔3〕向量地址轉(zhuǎn)移法：由優(yōu)先級(jí)編碼電路產(chǎn)生對(duì)應(yīng)的固定地址碼，其地址中存放的是轉(zhuǎn)移指令，通過(guò)轉(zhuǎn)移指令可以轉(zhuǎn)入設(shè)備各自的中斷效勞程序入口。8.解：扇區(qū)總數(shù)=60×60×75=270000模式2存放聲音、圖像等多媒體數(shù)據(jù)，其存儲(chǔ)容量為270000×2336/1024/1024=601MB專科生期末試卷四答案一．選擇題〔每題1分，計(jì)20分〕1.B2.C3.B4.B5.B6.B7.A8.A9.D10.D11.C12.B13.B14.C15.C16.A17.D18.A19.C20.D二．填空題〔每空1分，計(jì)20分〕1.A.控制器B.運(yùn)算器2.A.輸入編碼〔輸入碼〕B.內(nèi)碼〔機(jī)內(nèi)碼〕C.字模碼3.A.存儲(chǔ)周期B.存儲(chǔ)器帶寬4.A.并行B.空間并行C.時(shí)間并行5.A.先進(jìn)后出B.存放器C.存儲(chǔ)器6.A.MMXB.多媒體擴(kuò)展結(jié)構(gòu)7.A.集中式B.分布式8.A.停止CPU訪問(wèn)B.周期挪用C.DMA和CPU交替訪內(nèi)三．簡(jiǎn)答題〔每題5分，計(jì)20分〕1.CPU主要有以下四方面的功能：指令控制程序的順序控制，稱為指令控制。操作控制CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào)，把各種操作信號(hào)送往相應(yīng)部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。時(shí)間控制對(duì)各種操作實(shí)施時(shí)間上的控制，稱為時(shí)間控制。數(shù)據(jù)加工對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理，完成數(shù)據(jù)的加工處理。2.三種方式：鏈?zhǔn)讲樵兎绞?，?jì)數(shù)器定時(shí)查詢方式，獨(dú)立請(qǐng)求方式。3.當(dāng)多個(gè)用戶共享主存時(shí)，為使系統(tǒng)能正常工作，應(yīng)防止由于一個(gè)用戶程序出錯(cuò)而破壞其它用戶的程序和系統(tǒng)軟件，還要防止一個(gè)用戶程序不合法的訪問(wèn)不是分給它的主存區(qū)域。為此，系統(tǒng)提供存儲(chǔ)保護(hù)。通常采用的方法是：存儲(chǔ)區(qū)域保護(hù)和訪問(wèn)方式保護(hù)。4.RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少。只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在存放器之間進(jìn)行。大局部指令在一個(gè)機(jī)器周期內(nèi)完成。CPU中通用存放器數(shù)量相當(dāng)多。以硬布線控制為主，不用或少用微指令碼控制。一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。四．應(yīng)用題〔每題5分，計(jì)40分〕1.解：將16進(jìn)制數(shù)展開(kāi)后，可得二進(jìn)制格式為01000001001101100000000000000000↑S階碼8位尾數(shù)23位指數(shù)e=階碼-127=10000010-01111111=00000011=〔3〕10包括隱藏位1的尾數(shù)1.M=1.01101100000000000000000=1.011011于是有X=〔-1〕S×1.M×2e=+〔1.011011〕×23=+1011.011=〔11.375〕102.解：[X]補(bǔ)=1.10001[-X]補(bǔ)=0.01111[Y]補(bǔ)=0.11001[-Y]補(bǔ)=1.00111X+Y=+0.01010X-Y結(jié)果發(fā)生溢出3.解：〔1〕應(yīng)為32位字長(zhǎng)為4B，220=1M=1024K,存儲(chǔ)器容量為220×4B=4MB，可存儲(chǔ)4M字節(jié)的信息〔2〕SRAM芯片容量為512K×8位=512KB=0.5MB所需芯片數(shù)目為：4MB÷0.5MB=8片〔3〕因?yàn)?19=512K，即芯片片內(nèi)地址線19位，存儲(chǔ)器容量為1M,地址線為20位，故需1位地址線作芯片片選選擇〔CS〕，用A19選第1個(gè)模塊，用A19選第2個(gè)模塊。4.解：〔1〕雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器〔2〕操作碼字段OP為六位，可以指定64種操作〔3〕一個(gè)操作數(shù)在源存放器〔共16個(gè)〕，另一個(gè)操作數(shù)在存儲(chǔ)器中〔由基址存放器和位移量決定〕，所以是RS型指令。5.解：時(shí)空?qǐng)D法：假設(shè)指令周期包含四個(gè)子過(guò)程：取指令〔IF〕、指令譯碼〔ID〕、執(zhí)行運(yùn)算〔EX〕、結(jié)果寫(xiě)回〔WB〕，每個(gè)子過(guò)程稱為過(guò)程段〔Si〕，這樣，一個(gè)流水線由一系列串連的過(guò)程段組成。在統(tǒng)一時(shí)鐘信號(hào)控制下，數(shù)據(jù)從一個(gè)過(guò)程段流向相鄰的過(guò)程段。S1S2S3S4WBEXIDIFWBEXIDIF入→(a)指令周期流程圖C4.1 圖C4.1〔b〕表示非流水CPU的時(shí)空?qǐng)D。由于上一條指令的四個(gè)子過(guò)程全部執(zhí)行完畢后才能開(kāi)始下一條指令，因此每隔4個(gè)單位時(shí)間才有一個(gè)輸出結(jié)果，即一條指令執(zhí)行結(jié)束。圖C4.1〔c〕表示流水CPU的時(shí)空?qǐng)D。由于上一條指令與下一條指令的四個(gè)過(guò)程在時(shí)間上可以重疊執(zhí)行，因此，當(dāng)流水線滿載時(shí)，每一個(gè)單位時(shí)間就可以輸出一個(gè)結(jié)果，即執(zhí)行一條指令。比較后發(fā)現(xiàn)：流水CPU在八個(gè)單位時(shí)間中執(zhí)行了5條指令，而非流水CPU僅執(zhí)行2條指令，因此流水CPU具有更強(qiáng)大的數(shù)據(jù)吞吐能力。6.單總線結(jié)構(gòu)：圖C4.2雙總線結(jié)構(gòu)：圖C4.3三總線結(jié)構(gòu)：圖C4.47.解：〔1〕每道信息量=400位/cm×70cm=28000位=3500B每面信息量=3500B×220=770000B磁盤(pán)總?cè)萘?770000B×2=1540000B〔2〕磁盤(pán)數(shù)據(jù)傳輸率〔磁盤(pán)帶寬〕Dr=r×NN為每條磁道容量N=3500Br為磁盤(pán)轉(zhuǎn)速r=3000轉(zhuǎn)/60s=50轉(zhuǎn)/s所以Dr=50/s×3500B=175000B/s8.解：刷存總帶寬160MB/s×100/50=320MB/s可采用如下技術(shù)措施：〔1〕使用高速的DRAM芯片組成刷存〔2〕刷存采用多體交叉結(jié)構(gòu)〔3〕加大刷存至顯示控制器的內(nèi)部總線寬度〔4〕刷存采用雙端口存儲(chǔ)器結(jié)構(gòu)，將刷新端口與更新端口分開(kāi)?？粕谀┰嚲砦宕鸢敢唬x擇題1.B2.A3.A4.C5.B6.D7.C8.B9.C10.C11.C12.A13.C14.B15.A16.B17.D18.C19.B20.C二．填空題1.A.符號(hào)位B.階碼C.尾數(shù)2.A.瞬時(shí)啟動(dòng)B.固態(tài)盤(pán)3.A.RRB.RS4.A.數(shù)據(jù)B.先進(jìn)后出C.存儲(chǔ)器5.A.cacheB.浮點(diǎn)C.存儲(chǔ)6.A.主存B.L1級(jí)cache7.A.主設(shè)備B.控制權(quán)C.總線仲裁8.A.SCSIB.IEEE1394三．簡(jiǎn)答題1.解：閃速存儲(chǔ)器是高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：〔1〕固有的非易失性，〔2〕廉價(jià)的高密度，〔3〕可直接執(zhí)行，〔4〕固態(tài)性能。2.〔1〕最大存儲(chǔ)容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總線。雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響〔2〕指令系統(tǒng)雙總線系統(tǒng)，必須有專門(mén)的I/O指令系統(tǒng)單總線系統(tǒng)，訪問(wèn)內(nèi)存和I/O使用相同指令〔3〕吞吐量總線數(shù)量越多，吞吐能力越大3.CISC是復(fù)雜指令系統(tǒng)計(jì)算機(jī)的英文縮寫(xiě)。其特點(diǎn)是：指令系統(tǒng)復(fù)雜龐大，指令數(shù)目一般多達(dá)2、3百條。尋址方式多指令格式多指令字長(zhǎng)不固定可訪存指令不加限制各種指令使用頻率相差很大各種指令執(zhí)行時(shí)間相差很大大多數(shù)采用微程序控制器4.從時(shí)間上講,取指令事件發(fā)生在“取指周期〞，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期〞。從空間上講，從內(nèi)存讀出指令流流向控制器〔指令存放器〕。從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器〔通用存放器〕。四．應(yīng)用題1.證明：PAGE\#"'頁(yè)：'#'

'"PAGE\#"'頁(yè)：'#'

'"因?yàn)閄=-X0+Xi2-i所以X/2=-X0/2+1/2Xi2-I=-X0+X0/2+1/2Xi2-i=-X0+Xi2-〔i+1〕由于X/2=-X0+Xi2-〔i+1〕根據(jù)補(bǔ)碼與真值的關(guān)系便有：[X/2]補(bǔ)=X0.X0X1X2…Xn2.串行方式：C1=G1+P1C0C2=G1+P2C1C3=G3+P3C2C4=G4+P4C3其中G1=A1B1P1=A1⊕B1G2=A2B2P2=A2⊕B2G3=A3B3P3=A3⊕B3G4=A4B4P4=A4⊕B43.解：連續(xù)讀出m=8個(gè)字的信息量是：q=64位×8=512位連續(xù)讀出8個(gè)字所需的時(shí)間是：t=T+〔m–1〕τ=200+7×50=5.5×10-7s交叉存儲(chǔ)器的帶寬是:W=q/t=512/〔5.5×10-7s〕≈93×107位/s4.〔1〕OP字段指定16種操作〔2〕單字長(zhǎng)二地址指令〔3〕每個(gè)操作數(shù)可以指定8種尋址方式〔4〕操作數(shù)可以是RR型、RS型、SS型5.解：時(shí)空?qǐng)D法：假設(shè)指令周期包含四個(gè)子過(guò)程：取指令〔IF〕、指令譯碼〔ID〕、執(zhí)行運(yùn)算〔EX〕、結(jié)果寫(xiě)回〔WB〕，每個(gè)子過(guò)程稱為過(guò)程段〔Si〕，這樣，一個(gè)流水線由一系列串連的過(guò)程段組成。在統(tǒng)一時(shí)鐘信號(hào)控制下，數(shù)據(jù)從一個(gè)過(guò)程段流向相鄰的過(guò)程段。S1S2S3S4WBEXIDIFWBEXIDIF入→(a)指令周期流程圖C5.1 圖C5.1〔b〕表示非流水CPU的時(shí)空?qǐng)D。由于上一條指令的四個(gè)子過(guò)程全部執(zhí)行完畢后才能開(kāi)始下一條指令，因此每隔4個(gè)單位時(shí)間才有一個(gè)輸出結(jié)果，即一條指令執(zhí)行結(jié)束。圖C5.1〔c〕表示流水CPU的時(shí)空?qǐng)D。由于上一條指令與下一條指令的四個(gè)過(guò)程在時(shí)間上可以重疊執(zhí)行，因此，當(dāng)流水線滿載時(shí)，每一個(gè)單位時(shí)間就可以輸出一個(gè)結(jié)果，即執(zhí)行一條指令。比較后發(fā)現(xiàn)：流水CPU在八個(gè)單位時(shí)間中執(zhí)行了5條指令，而非流水CPU僅執(zhí)行2條指令，因此流水CPU具有更強(qiáng)大的數(shù)據(jù)吞吐能力。6.解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr=D/T=D×f=4B×33×106/s=132MB/s7.答：應(yīng)當(dāng)包括：內(nèi)存地址計(jì)數(shù)器字計(jì)數(shù)器數(shù)據(jù)緩沖存放器“DMA請(qǐng)求〞標(biāo)志“控制/狀態(tài)〞邏輯中斷機(jī)構(gòu)等邏輯構(gòu)件8.解：刷存總帶寬160MB/S×100/50=320MB/S可采用如下技術(shù)措施：〔1〕使用高速的DRAM芯片組成刷存〔2〕刷存采用多體交叉結(jié)構(gòu)〔3〕加大刷存至顯示控制器的內(nèi)部總線寬度〔4〕刷存采用雙端口存儲(chǔ)器結(jié)構(gòu)，將刷新端口與更新端口分開(kāi)?？粕谀┰嚲砹鸢高x擇題1.D2.A3.A4.D5.B6.B7.D8.B9.A10.B11.C12.B13.B14.A15.C16.B17.D18.B19.B20.D二.填空題1.系統(tǒng)軟件應(yīng)用軟件〔注：順序可變〕系統(tǒng)軟件2.473.主存外存主存虛擬地址4.指令系統(tǒng)CISC5.資源數(shù)據(jù)控制〔注：順序可變〕6.總線時(shí)鐘固定7.分辨率顏色8.1〔單〕傳輸數(shù)據(jù)塊三.簡(jiǎn)答題1.存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量.存儲(chǔ)時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬。在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)通常稱為該存儲(chǔ)器的存儲(chǔ)容量。存取時(shí)間又稱存儲(chǔ)訪問(wèn)時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期是指連續(xù)兩次獨(dú)立的存儲(chǔ)器操作〔如連續(xù)兩次讀操作〕所需間隔的最小時(shí)間。存儲(chǔ)器帶寬是指存儲(chǔ)器在單位時(shí)間中的數(shù)據(jù)傳輸速率。2.有三種方式：鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請(qǐng)求方式。3.解：CPU管理外圍設(shè)備有五種方式：〔1〕程序查詢方式〔2〕程序中斷方式〔3〕直接內(nèi)存訪問(wèn)〔DMA〕方式〔4〕通道方式〔5〕外圍處理機(jī)方式4.解：〔1〕SCSI接口總線有8條數(shù)據(jù)線、1條奇偶校驗(yàn)線、9條控制線組成。使用50芯電纜，規(guī)定了兩種電氣條件：?jiǎn)味蓑?qū)動(dòng)和差分驅(qū)動(dòng)?！?〕總線時(shí)鐘頻率高?！?〕SCSI接口總線以菊花鏈形式最多可接8臺(tái)設(shè)備?！?〕每個(gè)SCSI設(shè)備有自己唯一的設(shè)備號(hào)ID=0—7。ID=7的設(shè)備有最高優(yōu)先權(quán)，ID=0的設(shè)備優(yōu)先權(quán)最低。采用分布式總線仲裁策略?！?〕SCSI設(shè)備是指連接在SCSI總線上的智能設(shè)備，即除主適配器HBA外，其他SCSI設(shè)備實(shí)際是外設(shè)的適配器或控制器。〔6〕SCSI設(shè)備是智能設(shè)備，對(duì)SCSI總線以至主機(jī)屏蔽了實(shí)際外設(shè)的固有物理屬性，設(shè)備間可用一套標(biāo)準(zhǔn)命令進(jìn)行數(shù)據(jù)傳送。(7)SCSI設(shè)備間是一種對(duì)等關(guān)系，而不是主從關(guān)系。四.應(yīng)用題1.〔1〕[X]補(bǔ)=00.1001[X]補(bǔ)=00.1001+[Y]補(bǔ)=00.1100+[-Y]補(bǔ)=11.0100[X+Y]補(bǔ)=01.0101[X-Y]補(bǔ)=11.1101因?yàn)殡p符號(hào)位相異，結(jié)果發(fā)生溢出。X-Y=-0.0011〔2〕[X]補(bǔ)=11.1100[X]補(bǔ)=11.1100+[Y]補(bǔ)=00.1001+[-Y]補(bǔ)=11.0111[X+Y]補(bǔ)=00.0101[X-Y]補(bǔ)=11.0011所以X+Y=+0.0101X-Y=-0.11012.因?yàn)閇x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)令x=-y代入，那么有[-y]補(bǔ)+[y]補(bǔ)=[-y+y]補(bǔ)=[0]補(bǔ)=0所以-[y]補(bǔ)=[-y]補(bǔ)3.解：〔1〕32位字長(zhǎng)為4B，220=1M=1024K,存儲(chǔ)器容量為220×4B=4MB，可存儲(chǔ)4M字節(jié)的信息〔2〕SRAM芯片容量為512K×8位=512KB=0.5MB所需芯片數(shù)目為：4MB÷0.5MB=8片〔3〕因?yàn)?19=512K，即芯片片內(nèi)地址線19位，存儲(chǔ)器容量為1M,地址線為20位，故需1位地址線作芯片片選選擇〔CS〕，用A19選第1個(gè)模塊，用A19選第2個(gè)模塊。4.解：因?yàn)镈r=r×Nr=3000轉(zhuǎn)/分=50轉(zhuǎn)/秒所以N=Dr/r=〔175000B/s〕/〔50/s〕=3500B磁盤(pán)總?cè)萘?3500B×220=1540000B5.〔1〕單字長(zhǎng)二地址指令〔2〕操作碼字段OP可以指定128條指令〔3〕源存放器和目標(biāo)存放器都是通用存放器〔可分別指定32個(gè)〕，所以是RR型指令，兩個(gè)操作數(shù)均存放在存放器中〔4〕這種指令結(jié)構(gòu)常用于算術(shù)邏輯運(yùn)算6.〔1〕水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令那么較差?！?〕水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)?！?〕由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反?！?〕水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容易掌握7.解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr=D/T=D×f=4B×33×106/s=132MB/s8.圖C6.2?？粕谀┰嚲砥叽鸢高x擇題1.C2.D3.B4.C5.D6.C7.C8.A9.C10.D11.A12.A13.D14.C15.B16.A17.B18.A19.B20.D二.填空題1.A.1萬(wàn)億B.神威C.美國(guó)、日本2.A.程序B.地址3.A.階碼B.指C.對(duì)階4.A.SRAMB.DRAMC.斷電后不能保存信息5.A.存儲(chǔ)保護(hù)B.存儲(chǔ)區(qū)域C.訪問(wèn)方式6.A.跳躍B.程序計(jì)數(shù)器7.A.MMXB.圖像數(shù)據(jù)8.A.傳輸B.字節(jié)三.簡(jiǎn)答題1.CPU有以下存放器：指令存放器〔IR〕：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器〔PC〕：用來(lái)確定下一條指令的地址。地址存放器〔AR〕：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖存放器〔DR〕：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差異。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。通用存放器〔AC〕：當(dāng)運(yùn)算器的算術(shù)邏輯單元〔ALU〕執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。2.解：連接到總線上功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)。主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。除CPU模塊外，I/O功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。一般來(lái)說(shuō)，采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。在多處理器系統(tǒng)中對(duì)CPU模塊的總線請(qǐng)求采用公平原那么處理，而對(duì)I/O模塊的總線請(qǐng)求采用優(yōu)先級(jí)策略。3.解：分辨率是指顯示器所能表示的像素個(gè)數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時(shí)刷新存儲(chǔ)器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的存儲(chǔ)空間，用來(lái)存儲(chǔ)每個(gè)像素的信息?；叶燃?jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差異，在彩色顯示器中那么表現(xiàn)為顏色的不同?；叶燃?jí)越多，圖像層次越清楚逼真。4.解：(1)在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開(kāi)放的。(2)外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1〞狀態(tài)，保持中斷請(qǐng)求信號(hào)。(3)外設(shè)〔接口〕中斷允許觸發(fā)器必須為“1〞，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。(4)當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。四.應(yīng)用題1.解：[X]補(bǔ)=1.10001[-X]補(bǔ)=0.01111[Y]補(bǔ)=0.11001[-Y]補(bǔ)=1.00111X+Y=+0.01010X-Y結(jié)果發(fā)生溢出2.證明：因?yàn)閇1-X]補(bǔ)=[1]補(bǔ)+[-X]補(bǔ)=1+X0.X1X2…Xn+2-n1+X0=X0所以[1-X]補(bǔ)=1+X0.X1X2…Xn+2-n=X0.X1X2…Xn+2-n3.〔1〕DRAM芯片容量為128K×8位=128KB存儲(chǔ)器容量為1024K×32位=1024K×4B=4096KB所需芯片數(shù)4096KB÷128KB=32片〔2〕對(duì)于128K×8位的DRAM片子，選擇一行地址進(jìn)行刷新，取刷新地址A8—A0，那么8ms內(nèi)進(jìn)行512個(gè)周期的刷新。按此周期數(shù)，512×4096=128KB，對(duì)一行上的4096個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新。采用異步刷新方式刷新信號(hào)的周期為8ms÷512=15.6μs4.解：〔1〕雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器?！?〕操作碼字段OP為6位，可以指定64種操作?！?〕一個(gè)操作數(shù)在源存放器〔共16個(gè)〕，另一個(gè)操作數(shù)在存儲(chǔ)器中〔由基值存放器和位移量決定〕，所以是RS型指令。5.解：圖C7.2〔1〕控制存儲(chǔ)器用來(lái)存放實(shí)現(xiàn)全部指令系統(tǒng)的所有微程序?！?〕微指令存放器用來(lái)存放由控制存儲(chǔ)器讀出的一條微指令信息?！?〕地址轉(zhuǎn)移邏輯在一般情況下，微指令由控制存儲(chǔ)器讀出后直接給出下一條微指令地址，這個(gè)微地址信息就存放在微地址存放器中，如果微程序不出現(xiàn)分支，那么下一條微指令的地址就直接由微地址存放器給出。當(dāng)出現(xiàn)分支時(shí)，由地址轉(zhuǎn)移邏輯自動(dòng)完成修改微地址的任務(wù)。6.解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr=D/T=D×f=4B×66×106/s=264MB/s7.解：圖C7。38.解：扇區(qū)總數(shù)=60×60×75=270000模式2存放聲音、圖像等多媒體數(shù)據(jù)，其存儲(chǔ)容量為270000×2336/1024/1024=601MB?？粕谀┰嚲戆舜鸢高x擇題1.A2.A3.B4.A5.B6.D7.C8.D9.C10.B11.B12.B13.A14.C15.A16.C17.C18.A19.C20.B二．填空題1.A.運(yùn)算器B.控制器C.存儲(chǔ)器2.A.系統(tǒng)程序B.應(yīng)用程序C.系統(tǒng)程序3.A.1000000B.8位(1個(gè)字節(jié))C.10004.A.cacheB.主存5.A.單字長(zhǎng)B.半字長(zhǎng)C.雙字長(zhǎng)6.A.并行B.串行C.復(fù)用7.A.處理器B.指令和程序8.A.SCSIB.IEEE1394三．簡(jiǎn)答題包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。閃速存儲(chǔ)器是高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：〔1〕固有的非易失性〔2〕廉價(jià)的高密度 〔3〕可直接執(zhí)行 〔4〕固態(tài)性能3.〔1〕水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令那么較差?！?〕水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)?！?〕由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反?！?〕水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容易掌握 4.解：在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開(kāi)放的。外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1〞狀態(tài)，保持中斷請(qǐng)求信號(hào)。外設(shè)〔接口〕中斷允許觸發(fā)器必須為“1〞，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。四．應(yīng)用題1.解：[X]補(bǔ)=0.1011[X/2]補(bǔ)=0.01011[X/4]補(bǔ)=0.001011[－X]補(bǔ)=1.0101[Y]補(bǔ)=1.1011[Y/2]補(bǔ)=1.11011[Y/4]補(bǔ)=1.111011[－Y]補(bǔ)=0.01012.解：〔1〕定點(diǎn)原碼整數(shù)表示時(shí)最大正數(shù)：〔215-1〕10=〔32767〕10最小負(fù)數(shù)：-〔215-1〕10=〔-32767〕10〔2〕定點(diǎn)原碼小數(shù)表示時(shí)最大正數(shù)：〔1-2-15〕10最小負(fù)數(shù)：-〔1-2-15〕103.證：因?yàn)閇x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)令x=-y代入，那么有[-y]補(bǔ)+[y]補(bǔ)=[-y+y]補(bǔ)=[0]補(bǔ)=0所以-[y]補(bǔ)=[-y]補(bǔ)4.解：〔1〕芯片1K×4位，片內(nèi)地址線10位〔A9--A0〕，數(shù)據(jù)線4位。芯片總數(shù)16K×16/〔1K×4〕=64片〔2〕存儲(chǔ)器容量為16K，故地址線總數(shù)為14位〔A13─A0〕，其中A13A12A11A10通過(guò)4：16譯碼器產(chǎn)生片選信號(hào)CS0─CS15。A9─A0CS154位CS1CS04位。。。。1K×41K×41K×41K×44位4位CS0CS1CS15D15—D0……4：16譯碼器4：16譯碼器A13A12A11A10圖C8.25.解：中斷接口中有四個(gè)標(biāo)志觸發(fā)器：準(zhǔn)備就緒的標(biāo)志〔RD〕：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使RD標(biāo)志置“1〞。在中斷方式中，該標(biāo)志用作為中斷源觸發(fā)器，簡(jiǎn)稱中斷觸發(fā)器。允許中斷觸發(fā)器〔EI〕：可以用程序指令來(lái)置位。EI為“1〞時(shí)，某設(shè)備可以向CPU發(fā)出中斷請(qǐng)求；EI為“0〞時(shí)，不能向CPU發(fā)出中斷請(qǐng)求，這意味著某中斷源的中斷請(qǐng)求被禁止。設(shè)置EI標(biāo)志的目的，就是通過(guò)軟件來(lái)控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。中斷請(qǐng)求觸發(fā)器〔IR〕：它暫存中斷請(qǐng)求線上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)。當(dāng)IR標(biāo)志為“1〞時(shí)，表示設(shè)備發(fā)出了中斷請(qǐng)求。中斷屏蔽觸發(fā)器〔IM〕：是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0〞時(shí)，CPU可以受理外界的中斷請(qǐng)求，反之，IM標(biāo)志為“1〞時(shí)，CPU不受理外界的中斷。6.解：〔1〕a為數(shù)據(jù)緩沖存放器DR，b為指令存放器IR，c為主存地址存放器，d為程序計(jì)數(shù)器PC〔2〕主存→緩沖存放器DR→指令存放器IR→操作控制器〔3〕存儲(chǔ)器讀：M→DR→ALU→AC存儲(chǔ)器寫(xiě)：AC→DR→M7.解：DMA直接內(nèi)存訪問(wèn)方式是一種完全由硬件執(zhí)行I/O交換的工作方式。DMA控制器從CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU而直接在內(nèi)存和I/O設(shè)備間進(jìn)行。8.解：扇區(qū)總數(shù)=60×60×75=270000模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為270000×2048/1024/1024=527MB?？粕谀┰嚲砭糯鸢高x擇題1.C2.C3.B4.C5.B6.C7.B8.C9.A10.D11.D12.C13.D14.A15.A16.C17.A18.B19.C20.A題空題1.A.程序B.地址2.A.先行B.陣列C.流水線3.A.容量大B.速度快C.本錢低4.A.RRB.RS5.A.軟件B.操作控制器6.A.優(yōu)先級(jí)B.公平C.主方7.A.優(yōu)先級(jí)仲裁B.向量C.控制邏輯8.A.精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)B.復(fù)雜指令系統(tǒng)計(jì)算機(jī)簡(jiǎn)答題1.DRAM采用讀出方式進(jìn)行刷新。因?yàn)樽x出過(guò)程中恢復(fù)了存儲(chǔ)單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以讀出過(guò)程就是再生過(guò)程。常用的刷新方式由三種：集中式、分散式、異步式。2.指令就是要計(jì)算機(jī)執(zhí)行某種操作的命令一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，稱為這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。3.分五個(gè)階段：請(qǐng)求總線、總線仲裁、尋址〔目的地址〕、信息傳送、狀態(tài)返回〔或錯(cuò)誤報(bào)告〕。4.選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內(nèi)存存取速度的設(shè)備，而不適用慢速設(shè)備；而多路型DMA控制器卻適合于同時(shí)為多個(gè)慢速外設(shè)效勞。選擇型DMA控制器在物理上可以連接多個(gè)設(shè)備，而邏輯上只允許接一個(gè)設(shè)備；而多路型不僅在物理上可連接多個(gè)外設(shè)，而且在邏輯上也允許這些外設(shè)同時(shí)工作。選擇型以數(shù)據(jù)塊方式傳送，多路型中各設(shè)備以字節(jié)交叉方式通過(guò)DMA控制器進(jìn)行數(shù)據(jù)傳送。應(yīng)用題1.解:[N1]補(bǔ)=〔011011〕2利用補(bǔ)碼與真值換算公式,得N1=0×25+1×24+1×23+0×22+1×21+1×20=27[N2]補(bǔ)=〔101101〕2所以N2=1×25+0×24+1×23+1×22+0×21+1×20=-192.解：將16進(jìn)制數(shù)展開(kāi)后，可得二進(jìn)制格式為01000001001101100000000000000000↑S階碼8位尾數(shù)23位指數(shù)e=階碼-127=10000010-01111111=00000011=〔3〕10包括隱藏位1的尾數(shù)1.M=1.01101100000000000000000=1.011011于是有X=〔-1〕S×1.M×2e=+〔1.011011〕×23=+1011.011=〔11.375〕103.證：因?yàn)閇1-X]補(bǔ)=[X]補(bǔ)+[-X]補(bǔ)=1+X0.X1X2…Xn+2-n1+X0=X0所以[1-X]補(bǔ)=1+X0.X1X2…Xn+2-n=X0.X1X2…Xn+2-n4.解：〔1〕應(yīng)為32位字長(zhǎng)為4B，220=1M=1024K,存儲(chǔ)器容量為220×4B=4MB，可存儲(chǔ)4M字節(jié)的信息〔2〕SRAM芯片容量為512K×8位=512KB=0.5MB所需芯片數(shù)目為：4MB÷0.5MB=8片〔3〕因?yàn)?19=512K，即芯片片內(nèi)地址線19位，存儲(chǔ)器容量為1M,地址線為20位，故需1位地址線作芯片片選選擇〔CS〕，用A19選第1個(gè)模塊，用A19選第2個(gè)模塊。5.〔1〕OP字段指定16種操作〔2〕單字長(zhǎng)二地址指令〔3〕每個(gè)操作數(shù)可以指定8種尋址方式〔4〕操作數(shù)可以是RR型、RS型、SS型6.解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr=D/T=D×f=2B×33×106/s=66MB/s7.解：因?yàn)镈r=r×Nr=3000轉(zhuǎn)/分=50轉(zhuǎn)/秒所以N=Dr/r=〔175000B/s〕÷〔50/s〕=3500B磁盤(pán)總?cè)萘?3500B×220=1540000B8.解:見(jiàn)圖圖C9.1圖C9.1?？粕谀┰嚲硎鸢高x擇題1.B2.A3.D4.A5.C6.B7.D8.B9.D10.B11.D12.C13.C14.D15.A16.A17.B18.A19.C20.D填空題1.A.運(yùn)算器B.存儲(chǔ)器C.控制器2.A.真值B.偏移量3.A.內(nèi)容B.行地址表C.段表、頁(yè)表和快表4.A.指令系統(tǒng)B.CISC5.A.資源B.數(shù)據(jù)C.控制6.A.帶寬B.處理器7.A.外存B.數(shù)據(jù)通信C.過(guò)程控制8.A.優(yōu)先級(jí)高B.優(yōu)先級(jí)低簡(jiǎn)答題1.RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少。只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在存放器之間進(jìn)行。大局部指令在一個(gè)機(jī)器周期內(nèi)完成。CPU中通用存放器數(shù)量相當(dāng)多。以硬布線控制為主，不用或少用微指令碼控制。一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。2.CPU有以下存放器：指令存放器〔IR〕：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器〔PC〕：用來(lái)確定下一條指令的地址。地址存放器〔AR〕：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖存放器〔DR〕：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差異。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。通用存放器〔AC〕：當(dāng)運(yùn)算器的算術(shù)邏輯單元〔ALU〕執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。3.一個(gè)計(jì)算機(jī)系統(tǒng)中的總線分為三類：同一部件如CPU內(nèi)部連接各存放器及運(yùn)算部件之間的總線，稱為內(nèi)部總線。同一臺(tái)計(jì)算機(jī)系統(tǒng)的各部件，如CPU、內(nèi)存、通道和各類I/O接口間互相連接的總線，稱為系統(tǒng)總線。多臺(tái)處理機(jī)之間互相連接的總線，稱為多機(jī)系統(tǒng)總線。4.外圍設(shè)備的I/O控制方式分類及特點(diǎn)：程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單程序中斷方式：一般適用于隨機(jī)出現(xiàn)的效勞，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。直接內(nèi)存訪問(wèn)〔DMA〕方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。外圍處理機(jī)方式：通道方式的進(jìn)一步開(kāi)展，根本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。應(yīng)用題1.解：[X]補(bǔ)=1.10001[-X]補(bǔ)=0.01111[Y]補(bǔ)=0.11001[-Y]補(bǔ)=1.00111X+Y=+0.01010X-Y結(jié)果發(fā)生溢出2.解：輸入數(shù)據(jù)為[x]原=01101[y]原=11011因符號(hào)位單獨(dú)考慮，算前求補(bǔ)輸出后：│x│=1101，│y│=10111101×1011110111010000+110110001111乘積符號(hào)位運(yùn)算結(jié)果為:x0eq\o\ac(○,+)y0=0eq\o\ac(○,+)1=1算后求補(bǔ)及輸出為10001111，加上乘積符號(hào)位1，得原碼乘積值[x×y]原=110001111，換算成二進(jìn)制數(shù)真值x×y=〔-10001111〕2=〔-143〕103.解：并行方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G4+P4P3G2+P4P3P2G1+P4P3P2P1C04.解：〔1〕DRAM芯片容量為128K×8位=128KB存儲(chǔ)器容量為1024K×32位=1024K×4B=4096KB所需芯片數(shù)4096KB÷128KB=32片〔2〕對(duì)于128K×8位的DRAM片子，選擇一行地址進(jìn)行刷新，取刷新地址A8—A0，那么8ms內(nèi)進(jìn)行512個(gè)周期的刷新。按此周期數(shù)，512×4096=128KB，對(duì)一行上的4096個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新。采用異步刷新方式刷新信號(hào)的周期為8ms÷512=15.6μs5.〔1〕OP字段指定16種操作〔2〕單字長(zhǎng)二地址指令〔3〕每個(gè)操作數(shù)可以指定8種尋址方式〔4〕操作數(shù)可以是RR型、RS型、SS型6.解：時(shí)空?qǐng)D法：假設(shè)指令周期包含四個(gè)子過(guò)程：取指令〔IF〕、指令譯碼〔ID〕、執(zhí)行運(yùn)算〔EX〕、結(jié)果寫(xiě)回〔WB〕，每個(gè)子過(guò)程稱為過(guò)程段〔Si〕，這樣，一個(gè)流水線由一系列串連的過(guò)程段組成。在統(tǒng)一時(shí)鐘信號(hào)控制下，數(shù)據(jù)從一個(gè)過(guò)程段流向相鄰的過(guò)程段。S1S2S3S4WBEXIDIFWBEXIDIF入→出→(a)指令周期流程圖C10.1 圖C10.1〔b〕表示非流水CPU的時(shí)空?qǐng)D。由于上一條指令的四個(gè)子過(guò)程全部執(zhí)行完畢后才能開(kāi)始下一條指令，因此每隔4個(gè)單位時(shí)間才有一個(gè)輸出結(jié)果，即一條指令執(zhí)行結(jié)束。圖C10.1〔c〕表示流水CPU的時(shí)空?qǐng)D。由于上一條指令與下一條指令的四個(gè)過(guò)程在時(shí)間上可以重疊執(zhí)行，因此，當(dāng)流水線滿載時(shí)，每一個(gè)單位時(shí)間就可以輸出一個(gè)結(jié)果，即執(zhí)行一條指令。比較后發(fā)現(xiàn)：流水CPU在八個(gè)單位時(shí)間中執(zhí)行了5條指令，而非流水CPU僅執(zhí)行2條指令，因此流水CPU具有更強(qiáng)大的數(shù)據(jù)吞吐能力。7.解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr=D/T=D×f=2B×66×106/s=132MB/s8.解:分五個(gè)階段：總線請(qǐng)求，總線仲裁，尋址〔目的地址〕，信息傳送，狀態(tài)返回〔或錯(cuò)誤報(bào)告〕。時(shí)序圖：圖C10.2?？粕谀┰嚲硎淮鸢柑羁疹}1.A.運(yùn)算器B.控制器C.內(nèi)存2.A.-27B.+27-1C.10000000D.01111111A.容量大B.速度快C.本錢低A.指令尋址B.順序C.跳躍D.程序計(jì)數(shù)器A.MMXB.多媒體擴(kuò)展結(jié)構(gòu)C.圖像數(shù)據(jù)A.主設(shè)備B.控制權(quán)C.總線仲裁選擇題1.D2.B3.B4.C5.B6.C7.D8.C9.C10.D11.D12.C13.D14.D15.D16.C17.A18.C19.B20.A計(jì)算題1.解：xVy=11111111xΛy=10100000xy=01011111xy=101000002.解：〔1〕因?yàn)樗⑿缕聊凰鑾?分辨率╳每像素點(diǎn)顏色深度╳刷新速度所以1024╳768╳3B╳72/s=165888KB/s=162MB/s〔2〕刷存總帶寬應(yīng)為162MB/s╳100/50=324MB/s簡(jiǎn)答題1.解：復(fù)雜指令系統(tǒng)計(jì)算機(jī)，簡(jiǎn)稱CISC；精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，簡(jiǎn)稱RISC。2.解：指令存放器〔IR〕：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器〔PC〕：用來(lái)確定下一條指令的地址。地址存放器〔AR〕：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖存放器〔DR〕：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。通用存放器〔AC〕：當(dāng)運(yùn)算器的算術(shù)邏輯單元〔ALU〕執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。解：連接到總線上功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)。主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。除CPU模塊外，I/O功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。一般來(lái)說(shuō)，采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。在多處理器系統(tǒng)中對(duì)CPU模塊的總線請(qǐng)求采用公平原那么處理，而對(duì)I/O模塊的總線請(qǐng)求采用優(yōu)先級(jí)策略。4.解：它們的作用是：中斷屏蔽觸發(fā)器〔IM〕：CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0〞時(shí)，CPU可受理外界中斷請(qǐng)求。中斷請(qǐng)求觸發(fā)器〔IR〕：暫存中斷請(qǐng)求線上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)。IR標(biāo)志為“1〞時(shí)表示設(shè)備發(fā)出了中斷請(qǐng)求。允許中斷觸發(fā)器〔EI〕：用程序指令來(lái)置位，控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。EI為“1〞時(shí)，某設(shè)備可以向CPU發(fā)出中斷請(qǐng)求。準(zhǔn)備就緒的標(biāo)志〔RD〕：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使RD標(biāo)志為“1〞。工作觸發(fā)器：〔BS〕：設(shè)備“忙〞的標(biāo)志，表示設(shè)備正在工作。應(yīng)用題解：〔1〕存儲(chǔ)器的總?cè)萘繛椋?12K×16位〔SRAM〕+128K×16位〔EPROM〕=640K×16位。數(shù)據(jù)存放器16位?！?〕因?yàn)?20=1024K>640K，所以地址存放器20位?！?〕所需EPROM芯片數(shù)為〔128K×2B〕/〔64K×2B〕=2〔片〕〔4〕設(shè)存儲(chǔ)器地址空間分配如下：EPROMSRAM128K512K存儲(chǔ)器組成框圖如下：圖C11.12.解：圖C11.2橋在PCI總線體系結(jié)構(gòu)中，起著重要的作用，它連接兩條總線，使彼此間相互通信。橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。?？粕谀┰嚲硎鸢柑羁疹}1.A.運(yùn)算器B.控制器C.存儲(chǔ)器A.符號(hào)位B.數(shù)值域C.純小數(shù)D.純整數(shù)A.SRAMB.DRAMC.快A.操作特性與功能B.操作數(shù)的地址C.二地址、單地址、零地址A.微操作B.指令操作碼C.時(shí)序D.狀態(tài)條件A.并行B.串行C.復(fù)用選擇題1.D2.C3.A4.A5.B6.C7.D8.C9.A10.D11.B12.B13.A14.B15.A16.C17.D18.D19.B20.D計(jì)算題1.解：〔1〕[x]補(bǔ)=00.11011[x]補(bǔ)=00.11011+[y]補(bǔ)=00.00011+[-y]補(bǔ)=11.11101[x+y]補(bǔ)=00.11110x-y]補(bǔ)=00.11000所以，x+y=0.11110所以，x-y=0.11000〔2〕[x]補(bǔ)=00.11011[x]補(bǔ)=00.11011+[y]補(bǔ)=11.01011+[-y]補(bǔ)=00.10101[x+y]補(bǔ)=00.00110[x-y]補(bǔ)=01.10000所以，x+y=0.00110兩符號(hào)位不同，故產(chǎn)生溢出。2.解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%ta=tc/e=50ns/0.833=60ns簡(jiǎn)答題1.解：一個(gè)較完整的指令系統(tǒng)應(yīng)包括數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、字符串指令、系統(tǒng)控制指令。2.解：指令存放器〔IR〕：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器〔PC〕：用來(lái)確定下一條指令的地址。地址存放器〔AR〕：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖存放器〔DR〕：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差異<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。通用存放器〔AC〕：當(dāng)運(yùn)算器的算術(shù)邏輯單元〔ALU〕執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。解：閃速存儲(chǔ)器是高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：〔1〕固有的非易失性，〔2〕廉價(jià)的高密度，〔3〕可直接執(zhí)行 〔4〕固態(tài)性能4.解：CPU管理外圍設(shè)備有五種方式：〔1〕程序查詢方式〔2〕程序中斷方式〔3〕直接內(nèi)存訪問(wèn)〔DMA〕方式〔4〕通道方式〔5〕外圍處理機(jī)方式五.應(yīng)用題1.解：(1)內(nèi)存地址43210模塊字M0M1M2M32425262728242526272829303112345671617181920212223123456789101112131415123456701234567數(shù)據(jù)總線〔64位〕順序存儲(chǔ)器圖C12.1(2)內(nèi)存地址43210字模塊M0M1M2M33711151937111519232731252627282930311234567261014182226301718192021222312345671591317212529910111213141512345670481216202428234567