關(guān)于半導體存儲器第一頁，共三十五頁，2022年，8月28日9.1

概述

主要要求：

了解半導體存儲器的作用、類型與特點。第二頁，共三十五頁，2022年，8月28日

主要由與陣列、或陣列、輸出緩沖級等部分組成，為大規(guī)模組合邏輯電路。二、半導體存儲器的類型與特點只讀存儲器(ROM，

即Read-OnlyMemory)隨機存取存儲器(RAM，

即RandomAccessMemory)

主要由地址譯碼器、存儲矩陣、讀/寫控制電路等部分組成，為大規(guī)模時序邏輯電路。一、半導體存儲器的作用

存放二進制信息ROM是只讀存儲器，在正常工作時，其內(nèi)存數(shù)據(jù)只能讀出，而不能寫入。但斷電后其內(nèi)部數(shù)據(jù)不會丟失。常用于存放一些不變的數(shù)據(jù)，如一些重要的常數(shù)、系統(tǒng)管理程序等。RAM是隨機存取存儲器，既能讀出信息又能寫入信息。但斷電后其數(shù)據(jù)將丟失。它用于存放一些臨時數(shù)據(jù)和中間處理數(shù)據(jù)結(jié)果，如計算機內(nèi)存。第三頁，共三十五頁，2022年，8月28日主要要求：

理解ROM的電路結(jié)構(gòu)、工作原理。理解用ROM實現(xiàn)組合邏輯函數(shù)的方法。9.2

只讀存儲器（ROM）第四頁，共三十五頁，2022年，8月28日按數(shù)據(jù)寫入方式不同分固定ROM可編程ROM(Programmable

ROM，簡稱PROM)可擦除可編程ROM(ErasablePROM，簡稱EPROM)

其存儲數(shù)據(jù)在制造時確定，用戶不能改變。用于批量大的產(chǎn)品。其存儲數(shù)據(jù)由用戶寫入。但只能寫一次。用戶可以多次改寫存儲的數(shù)據(jù)。ROM的類型及其特點

第五頁，共三十五頁，2022年，8月28日9.2.1ROM的電路結(jié)構(gòu)

由地址譯碼器、存儲距陣和輸出緩沖器組成ROM的電路結(jié)構(gòu)圖

存儲器的存儲容量為2nm

字位。第六頁，共三十五頁，2022年，8月28日1.電路組成

9.2.2固定ROM的工作原理

一、二極管ROMD0D1D2D34×4二極管ROM結(jié)構(gòu)圖

&A1A0字線信號位線輸出信號&&&11W3W2W1W0

地址譯碼器。

A1、

A0為地址輸入端，W3~W0為譯碼器輸出的4條字線。

存儲矩陣由二極管或門組成，D3~D0為存儲矩陣輸出的4條位線。第七頁，共三十五頁，2022年，8月28日1.電路組成

一、二極管ROMD0D1D2D34×4二極管ROM結(jié)構(gòu)圖

&A1A0字線信號位線輸出信號&&&11W3W2W1W09.2.2固定ROM的工作原理

在W3~W0中任一個輸出高電平時，則在D3~D0

4條線上輸出一組4位二進制代碼，每組代碼表示一個字。第八頁，共三十五頁，2022年，8月28日2.讀數(shù)

一、二極管ROMD0D1D2D34×4二極管ROM結(jié)構(gòu)圖

&A1A0字線信號位線輸出信號&&&11W3W2W1W09.2.2固定ROM的工作原理

當輸入一組地址碼時，則在ROM的輸出端可讀出該地址碼對應的存儲內(nèi)容。如A1A0=00時，則字線

W0=A1A0=1，其它字線都為0，這時和W0相連的兩個二極管導通，位線D2=1、

D0=1,而D3和D1都為0,在輸出端得到D3D2D1D0=0101數(shù)據(jù)輸出。可見：1.交叉處接有二極管的相當于存儲1，沒有接二極管的相當于存儲0。2.當某字線被選中時，相應存儲單元數(shù)據(jù)從位線D3~D0

輸出。第九頁，共三十五頁，2022年，8月28日44存儲矩陣示意圖

W3W2W1W0D0D1D2D3字線位線交叉處的圓點“”表示存儲“1”；交叉處無圓點表示存儲“0”。交叉點的數(shù)目表示存儲器存儲容量。存儲容量字數(shù)位數(shù)存儲矩陣可簡化表示為：字線數(shù)位線數(shù)第十頁，共三十五頁，2022年，8月28日3.輸出邏輯表達式

D0D1D2D34×4二極管ROM結(jié)構(gòu)圖

&A1A0字線信號位線輸出信號&&&11W3W2W1W0由此可看出，D3~D0都為最小項之和。最小項由譯碼器產(chǎn)生，而和項由或門產(chǎn)生。因此，二極管ROM是由譯碼器的與陣列和存儲矩陣的或陣列級聯(lián)而成的。第十一頁，共三十五頁，2022年，8月28日MOS管ROM電路結(jié)構(gòu)圖

二、

MOS管ROM

有二極管的地方對應換成了NMOS管。第十二頁，共三十五頁，2022年，8月28日

PROM出廠時，全部熔絲都連通，全部存儲單元相當

于存儲1。用戶在編程時，可根據(jù)要求，借助編程工具將不需要存儲單元中的熔絲燒斷即可。熔絲燒斷后不可恢復，故PROM只能進行一次性編程。

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔絲熔絲熔絲9.2.3可編程只讀存儲器(PROM)第十三頁，共三十五頁，2022年，8月28日用一個特殊的浮柵MOS管替代熔絲。

用紫外線擦除信息的，稱為EPROM。

用電信號擦除信息的，稱為EEPROM，即E2PROM。

按擦除方式不同分

EPROM只能整體擦除，擦除時間較長。E2PROM中的存儲單元可逐個擦除逐個改寫，它的編程和擦除都用電信號完成，速度比EPROM快得多。9.2.4可擦除可編程只讀存儲器(EPROM)

第十四頁，共三十五頁，2022年，8月28日由于PROM中的地址譯碼器為固定的與陣列，輸出為輸入地址變量的全部最小項。存儲矩陣為可編程的或陣列，它輸出的為相應的輸入最小項的和，為標準與–或表達式。而任何組合邏輯函數(shù)都可變換為標準與-

或式，因此，用PROM可實現(xiàn)組合邏輯函數(shù)。

9.2.5PROM的應用

第十五頁，共三十五頁，2022年，8月28日[例]

試用PROM構(gòu)成一個1位全加器。解：(1)設(shè)在第i位的二進制數(shù)相加，輸入變量為被加數(shù)Ai

、加數(shù)Bi，低位來的進位數(shù)為Ci-1。輸出為本位和Si、向相鄰高位的進位數(shù)為Ci。由此可列出全加器的真值表。1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入第十六頁，共三十五頁，2022年，8月28日Ai≥1BiCi-1≥1m0m1m2m3m4m5m6m7地址譯碼器CiSi(2)

畫出用PROM實現(xiàn)的邏輯圖第十七頁，共三十五頁，2022年，8月28日9.3隨機存取存儲器

主要要求：

理解RAM的電路結(jié)構(gòu)和工作原理。理解RAM的擴展存儲容量的方法。第十八頁，共三十五頁，2022年，8月28日RAM的電路結(jié)構(gòu)

9.3.1RAM的電路結(jié)構(gòu)

為了能方便地選擇到存儲器中的任一個存儲單元，將地址譯碼器分為行、列地址譯碼器，然后根據(jù)行、列地址去選通相應的存儲單元進行讀出或?qū)懭霐?shù)據(jù)。第十九頁，共三十五頁，2022年，8月28日RAM的電路結(jié)構(gòu)

由于單片ROM的存儲容量是很有限的，往往不能滿足計算機和其它信息處理系統(tǒng)的要求，因此，需用多片RAM來擴展存儲容量。因此，在每片RAM上設(shè)有片選端和讀/寫控制端。9.3.1RAM的電路結(jié)構(gòu)第二十頁，共三十五頁，2022年，8月28日RAM的電路結(jié)構(gòu)

輸入/輸出線數(shù)多少取決于每個地址中寄存器的位數(shù)。如在512×4位的RAM中，每個地址中有4個存儲單元，所以有4條I/O線。9.3.1RAM的電路結(jié)構(gòu)第二十一頁，共三十五頁，2022年，8月28日RAM的電路結(jié)構(gòu)

在RAM中存儲單元被排列成矩陣的形式，所以稱為存儲矩陣。每個存儲單元只有被行輸出線和列輸出線同時選中的才能被訪問。存儲單元可以是靜態(tài)的，也可以是動態(tài)的。9.3.1RAM的電路結(jié)構(gòu)第二十二頁，共三十五頁，2022年，8月28日RAM與ROM的比較

相同處

★

都含有地址譯碼器和存儲矩陣

★

尋址原理相同

相異處

★

ROM

的存儲矩陣是或陣列，是組合邏輯電路。

ROM工作時只能讀出不能寫入。掉電后數(shù)據(jù)

不會丟失。

★

RAM

的存儲矩陣由觸發(fā)器或動態(tài)存儲單元構(gòu)

成，是時序邏輯電路。RAM工作時能讀出，

也能寫入。讀或?qū)懹勺x/寫控制電路進行控制。

RAM掉電后數(shù)據(jù)將丟失。第二十三頁，共三十五頁，2022年，8月28日9.3.2RAM中的存儲單元六管CMOS靜態(tài)存儲單元

一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元

由V1、V2和V3、V4兩個CMOS反相器輸出和輸入交叉耦合組成的基本觸發(fā)器，可用來存儲一位二進制信息。1.電路組成第二十四頁，共三十五頁，2022年，8月28日六管CMOS靜態(tài)存儲單元

一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元V5、V6為由行線X

控制的門控管。V7、V8為由列線Y

控制的門控管。9.3.2RAM中的存儲單元1.電路組成第二十五頁，共三十五頁，2022年，8月28日六管CMOS靜態(tài)存儲單元

一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元2.工作原理9.3.2RAM中的存儲單元讀操作：在X=1、Y=1時，V5、V6和V7、V8都導通，觸發(fā)器和位線接通，數(shù)據(jù)線和位線也接通，這時，觸發(fā)器中存儲的數(shù)據(jù)通過數(shù)據(jù)線讀出。第二十六頁，共三十五頁，2022年，8月28日六管CMOS靜態(tài)存儲單元

一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元2.工作原理9.3.2RAM中的存儲單元寫操作：在X=1、Y=1時，將要寫入存儲單元的數(shù)據(jù)送到數(shù)據(jù)線D和D上。如寫數(shù)據(jù)1時，由于V7、V5導通，D=1通過這兩個MOS管送到Q端；由于V8、V6導通，D=0送到Q端，使V1截止、V3導通，這時Q=D=1、Q=D=0，觸發(fā)器置1，表示輸入的數(shù)據(jù)D=1已被寫入存儲單元。第二十七頁，共三十五頁，2022年，8月28日

二、動態(tài)隨機存取存儲器（DRAM）的存儲單元9.3.2RAM中的存儲單元

靜態(tài)RAM存儲單元的主要缺點是靜態(tài)功耗大，使集成度受到限制，采用動態(tài)MOSRAM可克服這個缺點。動態(tài)RAM存儲單元是利用

MOS管柵極與源極之間的高阻抗及柵極電容來存儲信息的。由于電容存在漏電，柵極電容上存儲的信息不可能長期保存，為了防止信息丟失，必須定時給電容補充電荷。第二十八頁，共三十五頁，2022年，8月28日四管MOS動態(tài)存儲單元

二、動態(tài)隨機存取存儲器（DRAM）的存儲單元

C1、C2為MOS管的柵極輸入電容，數(shù)據(jù)以電荷的形式存儲在C1、C2上。9.3.2RAM中的存儲單元第二十九頁，共三十五頁，2022年，8月28日二、動態(tài)隨機存取存儲器（DRAM）的存儲單元單管MOS動態(tài)存儲單元

9.3.2RAM中的存儲單元第三十頁，共三十五頁，2022年，8月28日9.3.3RAM的擴展

(一)RAM的位擴展如一片RAM的字數(shù)已夠用，而每個字的位數(shù)不夠用，則采用位擴展的方法來擴展每個字的位數(shù)。其方法是將各片RAM的地址輸入端、讀/寫控制端R/W和片選端CS對應地并接在一起。RAM的位擴展接法

第三十一頁，共三十五頁，2022年，8月28日RAM