EDA技術與應用試驗報告姓名 學號 專業(yè)年級 程試驗題樂曲硬件演奏電路設計目試驗目1學習利用數(shù)控分頻器設計硬件樂曲演奏電路的 把握模塊化和層次化的設計方法以及音符編碼的設計思想理

的樂曲。該硬件演奏電路由三個模塊構成NoteTabs.vhdl8位二進制計數(shù)器，作為ROM的地址發(fā)生器，計數(shù)頻率4Hz，即每0.25s,1s4音符持續(xù)4Hz的時鐘速率作加法計數(shù)即地址值遞ToneTaba模塊，樂曲即開頭演奏起來。ToneTaba.vhdl供給打算所發(fā)音符的分頻預置數(shù)，此數(shù)在Index[3..0]可確定樂曲全部音符所對應的分頻預置數(shù)〔13個〕每一音符的停留時間由sk打算〔z。Speakera.vhdlSpeakera分頻，再SpkOut輸出。11Tone[10..0]打算SpkOut輸出的頻率打算每一音符的音調。Music，在連續(xù)地址上存放樂曲的音符數(shù)據(jù)，NoteTabs.vhdl的設計，該模Music.vhdl的設計此模塊給數(shù)控分頻模塊供給每個音符所對容 應的分頻預置數(shù)，即計數(shù)初值2047FULL，此溢出信號就是用作發(fā)音的頻率信號文本輸入法和元件例化語句完成硬件演奏電路頂層文件的設計,編譯、仿真，選用杭州康芯電子生產(chǎn)的系列公司生產(chǎn)的FPGA芯片CycloneFPGA上進展硬件測試地址文件，以存儲樂曲演奏數(shù)據(jù)驟

l4l文件拷貝進頂層文件所在名目，用元件例化語句和層次化設計方法，完成樂曲硬件演奏電路的設計，編譯、仿真，給出時序波形，引腳鎖定并下載進進展硬件測試文本輸入法時序仿真波形NoteTabsclkROM地址值的遞增，ROM中輸出。試驗結ToneTaba.sim可知，由果及分Tone[10..0]輸出給析Speakera模塊。與演奏發(fā)音相對應的簡譜碼由CODE通過數(shù)碼管輸出顯顯示高八度音。clk輸入的一較高頻率〔12MHz〕的時鐘信號進展分D觸發(fā)器后，可以得SpkS。play_song.sim可知，SpkOut是經(jīng)S的脈寬也不同，通過揚聲器發(fā)出的聲音也不同，因而可以演奏音樂，得到預期的效果。HIGH1對應的燈隨凹凸音的不同，亮滅狀況也不同，試驗結果符合預期。法

22.1184HzSpeakera模塊所需的的輸入時鐘，并將簡譜碼通過譯碼輸出到數(shù)碼管上顯示。燈恒亮，蜂鳴器發(fā)出持續(xù)的高音。檢查Speakera的時序仿真波形，輸出SpkOut是持續(xù)的低電平，而不是脈寬不一的方波。GW48系列8鳴器可以正常放出預置的樂曲。SpkOut輸出脈寬不一的方波信號，對于頂層文件用一樣的方法，亦可以得到預期的輸出。分頻輸出的頻率不滿足該硬件演奏電路所需要的時鐘輸clk_8Hz(4Hz)打算了每一音符在clk_12MHz打算了每一音符的音調。假設時鐘偏差過大，將會導致時許錯亂，如音符輸入端停留的時間過長或過短，數(shù)控分頻輸出的脈沖過寬或者過窄，這都直接影響音樂的正常播放。you_and_me，但問題也接踵而至。.bsf元件輸入端口跟定制梁祝NoteTabs編譯不成功。重命名端口后，再次編譯，問題解決。中，depth=280，而梁祝的256，即每一字節(jié)的寬度為8bit，結果編譯報錯。于是我把you_and_medepth256