實(shí)驗(yàn)2流水燈實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康亩?、?shí)驗(yàn)原理與資源使用三、實(shí)驗(yàn)內(nèi)容四、實(shí)驗(yàn)思考題

一、實(shí)驗(yàn)?zāi)康恼莆誄SL的使用掌握如何給DSP各個(gè)模塊配置時(shí)鐘掌握TMS32VC5502DSP寄存器編程了解GPIO的使用二、實(shí)驗(yàn)原理與資源使用2.1DSPCSL庫(kù)2.2DSP系統(tǒng)時(shí)鐘發(fā)生器2.3寄存器ST1_55*2.4GPIO2.1DSPCSL庫(kù)什么是DSPCSL(ChipSupportLibrary)庫(kù)？是DSP/BIOS部件，是函數(shù)、數(shù)據(jù)類型、宏，用于配置、控制和管理DSP片上外設(shè)；CSL庫(kù)函數(shù)一般是用C語(yǔ)言編寫的，并已對(duì)代碼的大小和速度進(jìn)行了優(yōu)化。CSL庫(kù)是可裁剪的(只有被使用的CSL模塊才會(huì)包含進(jìn)應(yīng)用程序中)。CSL庫(kù)是可擴(kuò)展的(每個(gè)片上外設(shè)的API模塊相互獨(dú)立，新增API，對(duì)其它片上外設(shè)沒有影響)。TMS320C55xChipSupportLibraryAPIReferenceGuide，SPRU433I.pdf2.1DSPCSL庫(kù)為什么采用CSL庫(kù)？DSP片上外設(shè)種類及其應(yīng)用日趨復(fù)雜；提供一組標(biāo)準(zhǔn)的方法用于訪問和控制片上外設(shè)；免除用戶編寫配置和控制片上外設(shè)所必需的定義和代碼，降低DSP工程師對(duì)硬件的知識(shí)掌握程度的要求。

2.1DSPCSL庫(kù)CSL的特點(diǎn)片上外設(shè)編程的標(biāo)準(zhǔn)協(xié)議(定義一組標(biāo)準(zhǔn)的APIs：函數(shù)、數(shù)據(jù)類型、宏）;對(duì)硬件進(jìn)行抽象，提取符號(hào)化的片上外設(shè)描述(定義一組宏，用于訪問和建立寄存器及其域值)

方便對(duì)多資源的片上外設(shè)進(jìn)行管理;已集成到DSP/BIOS中(通過圖形用戶接口GUI對(duì)CSL進(jìn)行配置);

2.1DSPCSL庫(kù)TMS320VC5502CSL庫(kù)：CSL模塊：TMS320C55xChipSupportLibraryAPIReferenceGuide，SPRU433I.pdf2.1DSPCSL庫(kù)TMS320VC5502CSL庫(kù)(包含20以上CSL函數(shù))：常用CSL函數(shù)：CSL外設(shè)模塊(PER)

描述包含頭文件CSL芯片支持庫(kù)csl.hDAT基于C55xDMA的數(shù)據(jù)拷貝csl_dat.hCHIP通用設(shè)備模塊csl_chip.hDMADMA外設(shè)模塊csl_dMa.h………McBSP多通道串行口模塊csl_mcbsp.hTIMER定時(shí)器模塊csl_timer.hPLLPLL模塊csl_pll.hGPIO非多路通用I/Ocsl_gpio.h2.1DSPCSL庫(kù)TMS320VC5502CSL庫(kù)(包含20以上CSL函數(shù))：調(diào)用TMS320VC5502CSL庫(kù)：工程中包含庫(kù)文件csl5502x.lib(存儲(chǔ)器為大模式)或csl5502.lib(存儲(chǔ)器為小模式)在C程序中包含相應(yīng)的頭文件，如調(diào)用PLL函數(shù)，則在C主程序中包含csl_pll.h，即：

#include<csl_pll.h>(當(dāng)包含這些頭文件時(shí)，編譯時(shí)將自動(dòng)進(jìn)入工程中)只要調(diào)用CSL庫(kù)，首先包含csl.h，即：#include<csl.h>2.1DSPCSL庫(kù)調(diào)用TMS320VC5502CSL庫(kù)：以blink工程為例，使用PLL模塊中的PLL_setFreq()函數(shù)，工程中包含csl5502x.lib(存儲(chǔ)器為大模式)。在blink.c中包含頭文件，調(diào)用PLL_setFreq()，即：#include<csl_pll.h>#include<csl.h>…PLL_setFreq(1,0xC,0,1,3,3,0);2.2DSP系統(tǒng)時(shí)鐘發(fā)生器TMS320VC5502含有一個(gè)靈活的時(shí)鐘發(fā)生器模塊，由PLL和振蕩器(oscillator)組成。這個(gè)模塊可以為系統(tǒng)不同部分產(chǎn)生不同時(shí)鐘，如55x核、快速片上外設(shè)、慢速片上外設(shè)和外部存儲(chǔ)器接口等。TMS320VC5502Fixed-PointDigitalSignalProcessorDataManual,SPRS166k.pdf2.2DSP系統(tǒng)時(shí)鐘發(fā)生器

系統(tǒng)時(shí)鐘發(fā)生器模擬功能框圖①②2.2DSP系統(tǒng)時(shí)鐘發(fā)生器

從系統(tǒng)時(shí)鐘發(fā)生器模擬功能框圖可以看出，輸入時(shí)鐘源經(jīng)過D0、M1、D1、D2和D3，形成55x核時(shí)鐘(CLKOUT3)、SYSCLK1、SYSCLK2和SYSCLK3。其中：SYSCLK1為快速片上外設(shè)(DMA/HPI/Timer)提供時(shí)鐘，SYSCLK2為慢速片上外設(shè)(McBSP/I2C/UART)提供時(shí)鐘，SYSCLK3為外部存儲(chǔ)器接口(EMIF)提供時(shí)鐘。2.2DSP系統(tǒng)時(shí)鐘發(fā)生器1.輸入時(shí)鐘源5502時(shí)鐘源可以是外部3.3V時(shí)鐘，輸入到管腳X2/CLKIN上。當(dāng)管腳GPIO4=1(對(duì)應(yīng)CLKMD寄存器的CLKMD0位)，采用外部輸入時(shí)鐘。也可以是內(nèi)部振蕩器產(chǎn)生(當(dāng)管腳GPIO4=0時(shí))。

本DSP系統(tǒng)采用20MHz的外部時(shí)鐘

進(jìn)入①2.2DSP系統(tǒng)時(shí)鐘發(fā)生器2.經(jīng)過D0和M1

時(shí)鐘進(jìn)入PLL模塊后，如果設(shè)置使能PLL，即PLL控制/狀態(tài)寄存器(PLLCSR)的位PLLEN=1，進(jìn)入PLL模式，輸入時(shí)鐘(如20MHz)經(jīng)除法器D0和乘法器M1后形成55x核時(shí)鐘，再往下傳輸(若PLLEN=0，輸入時(shí)鐘不必經(jīng)過D0和M1)。D0:SYSCLK0除法器，5bit,取值范圍0~31(0表示除以1，以此類推)。M1:乘法因子，4bit，取值范圍0~15(0、1保留，2表示乘以2，3表示乘以3，以此類推)。進(jìn)入②2.2DSP系統(tǒng)時(shí)鐘發(fā)生器例如：

若輸入時(shí)鐘20MHz，D0=0(表示除以1)，M1=0xC(表示乘以12)，則進(jìn)入時(shí)(進(jìn)入D1、D2、D3前)的時(shí)鐘頻率是多少？答：20MHz/1*12=240MHz②2.2DSP系統(tǒng)時(shí)鐘發(fā)生器3.經(jīng)過D1、D2和D3

時(shí)鐘進(jìn)入后，形成55x核時(shí)鐘(CLKOUT3)，同時(shí)分路分別進(jìn)入D1、D2和D3，產(chǎn)生SYSCLK1、SYSCLK2和SYSCLK3時(shí)鐘。

D1:SYSCLK1除法器，PLLDIV1寄存器[4:0]位,取值范圍0、1、3(缺省=3)(0表示除以1，以此類推)。

D2:SYSCLK2除法器，PLLDIV2寄存器[4:0]位,取值范圍0、1、3(缺省=3)(0表示除以1，以此類推)。

D3:SYSCLK3除法器，PLLDIV3寄存器[4:0]位,取值范圍0、1、3(缺省=3)(0表示除以1，以此類推)。

②2.2DSP系統(tǒng)時(shí)鐘發(fā)生器例如：

若輸入時(shí)鐘20MHz，D0=0(表示除以1)，M1=0xC(表示乘以12)，則55x核時(shí)鐘CLKOUT3是多少(亦即進(jìn)入D1、D2、D3前)？答：CLKOUT3=20MHz/1*12=240MHz(續(xù)上)若D1=1，D2=3，D3=3，則SYSCLK1、SYSCLK2和SYSCLK3分別等于多少？答：SYSCLK1=CLKOUT3/2=120MHzSYSCLK2=CLKOUT3/4=60MHz,SYSCLK3=CLKOUT3/4=60MHz進(jìn)入②時(shí)2.2DSP系統(tǒng)時(shí)鐘發(fā)生器DSP系統(tǒng)時(shí)鐘設(shè)置：可以通過CSL庫(kù)進(jìn)行時(shí)鐘設(shè)置，CSL庫(kù)提供PLL模塊，PLL_setFreq()函數(shù)對(duì)PLL進(jìn)行初始化，產(chǎn)生各個(gè)時(shí)鐘。在C語(yǔ)言源程序中：PLL_setFreq(1,0xC,0,1,3,3,0);外部輸入時(shí)鐘20MHz，則實(shí)現(xiàn)：55x核時(shí)鐘CLKOUT3=240MHz，SYSCLK1=CLKOUT3/2=120MHz，SYSCLK2=CLKOUT3/4=60MHz,SYSCLK3=CLKOUT3/4=60MHz

各級(jí)時(shí)鐘頻率計(jì)算公式依據(jù)CSL函數(shù)PLL_setFreq(1,0xC,0,1,3,3,0)，各時(shí)鐘為(外部輸入時(shí)鐘X2/CLKIN=20MHz)：

2.3寄存器ST1_55DSP片內(nèi)有大量CPU寄存器和片上外設(shè)寄存器，對(duì)DSP操作的本質(zhì)是對(duì)這些寄存器的操作。

這些寄存器均是存儲(chǔ)器映射寄存器(Memory-MappedRegisters)，因此每個(gè)寄存器都有對(duì)應(yīng)的存儲(chǔ)器地址。CPU寄存器如：狀態(tài)寄存器ST0_55~ST3_55、累加器AC0~AC3等。外設(shè)寄存器如：定時(shí)器相關(guān)寄存器、DMA相關(guān)寄存器等。詳見TMS320C55xDSPCPUReferenceGuide,SPRU371F.pdf2.3寄存器ST1_55寄存器ST1_55(地址0x000003h)為16bit存儲(chǔ)器映射寄存器。

其中：XF為外部標(biāo)志位，向DSP外部發(fā)出標(biāo)志信息，用于程序測(cè)試(其它位如INTM為中斷模式位；ASM為累加移位模式…)

寄存器ST1_55操作

對(duì)ST1_55的一些位操作，可以采用BSET和BCLR進(jìn)行置位或復(fù)位。如：BCLRXF;ClearXF，即令XF=0

BSETXF;SetXF，即令XF=1

如果在c語(yǔ)言源程序插入?yún)R編語(yǔ)句，可以利用“asm()”函數(shù)實(shí)現(xiàn)。如：asm("BCLRXF");//;ClearXFasm("BSETXF");//;SetXF注意插入的匯編指令前空一格！！(匯編指令頂格寫會(huì)認(rèn)為是標(biāo)號(hào)，即lable)

對(duì)D1燈的編程

由于BJTU-DSP5502板的D1燈和DSP管腳XF相連接，而ST1_55寄存器的外部標(biāo)志位XF和DSP管腳XF相連接，因此如果希望D1等閃爍，即可以在C程序中輪流采用asm(“BCLRXF”)和asm(“BSETXF”)實(shí)現(xiàn)。

對(duì)D1燈的編程 while(1) {asm("BCLRXF");//;ClearXF

delay(3000);asm("BSETXF");//;SetXFdelay(3000); }其中：delay()函數(shù)是軟件延遲。*2.4GPIOGPIO定義D5燈和GPIO7管腳相連接。/*1.通過定義宏來(lái)控制兩個(gè)外圍存儲(chǔ)器映射的寄存器，從而實(shí)現(xiàn)對(duì)GPIO口的控制*/#defineGPIODIR(*(volatileioportUint16*)(0x3400))#defineGPIODATA (*(volatileioportUint16*)(0x3401))/*2.配置GPIO7管腳，為了點(diǎn)亮D5LED燈*/

GPIODIR=0x80; //配置GPIO7為輸出管腳/*3.開關(guān)燈*/GPIODATA=0x80; /*點(diǎn)亮D5燈*/ GPIODATA=0x00; /*關(guān)閉D5燈*/ *附：GPIO寄存器圖即：GPIODIR=0000000010000000=0x80;配置GPIO7為輸出管腳TMS320VC5502Fixed-PointDigitalSignalProcessorDataManual,SPRS166k.pdf*附：GPIO寄存器圖即：GPIODATA=0000000010000000=0x80;點(diǎn)亮D5燈;GPIODATA=00000000