數(shù)字電子技術(shù)電子信息工程技術(shù)專(zhuān)業(yè)的職業(yè)核心基礎(chǔ)課程理論+實(shí)踐，共5學(xué)分，80學(xué)時(shí)，其中實(shí)踐40學(xué)時(shí)?？偝煽?jī)=平時(shí)成績(jī)（40%）+技能項(xiàng)目（30%）+綜合項(xiàng)目（30%）項(xiàng)目n項(xiàng)目3項(xiàng)目2項(xiàng)目1……技能項(xiàng)目平時(shí)成績(jī)（考勤+作業(yè)）綜合項(xiàng)目+考核評(píng)價(jià)+項(xiàng)目一邏輯測(cè)試筆制作

項(xiàng)目描述知識(shí)鏈接項(xiàng)目實(shí)施操作指導(dǎo)本項(xiàng)目采用集成門(mén)電路制作一支邏輯測(cè)試筆。在數(shù)字電路中，主要研究的是輸出信號(hào)的狀態(tài)（0或1）和輸入信號(hào)的狀態(tài)（0或1）之前的關(guān)系，這是一種因果關(guān)系，也就是所謂的邏輯關(guān)系，即電路的邏輯功能。1.1項(xiàng)目描述在數(shù)字電路中，經(jīng)常要檢測(cè)電路的輸入和輸出是否符合所要求的邏輯關(guān)系，用萬(wàn)用表測(cè)試數(shù)字電路電平的高低顯得很不方便，可以用邏輯測(cè)試筆來(lái)測(cè)試，邏輯測(cè)試筆也叫邏輯探針，它是數(shù)字電路設(shè)計(jì)、實(shí)驗(yàn)、檢查和維修中最簡(jiǎn)單的工具。1.1.1任務(wù)目標(biāo)

如圖所示為邏輯測(cè)試筆的電路原理圖，此電路采用集成邏輯門(mén)構(gòu)成，需要完成以下任務(wù)：熟悉電路各元器件及其應(yīng)用搭建電路測(cè)試及調(diào)整電路撰寫(xiě)電路制作報(bào)告1.1.2項(xiàng)目學(xué)習(xí)情境邏輯測(cè)試筆電路原理圖1.2知識(shí)鏈接1.2.1數(shù)字電路的基本知識(shí)1.2.2邏輯代數(shù)基礎(chǔ)1.2.3門(mén)電路的基本知識(shí)模擬電路電子電路分類(lèi)數(shù)字電路

傳遞、處理模擬信號(hào)的電子電路傳遞、處理數(shù)字信號(hào)的電子電路數(shù)字信號(hào)時(shí)間上和幅度上都斷續(xù)變化的信號(hào)

模擬信號(hào)時(shí)間上和幅度上都連續(xù)變化的信號(hào)一、數(shù)字信號(hào)和數(shù)字電路1.2.1數(shù)字電路的基本知識(shí)輸出信號(hào)與輸入信號(hào)之間的對(duì)應(yīng)邏輯關(guān)系。邏輯代數(shù)只有高電平和低電平兩個(gè)取值。

低電平表示0，高電平表示1。(正邏輯體制)開(kāi)關(guān)工作狀態(tài)：導(dǎo)通(開(kāi)關(guān)閉合)、截止(開(kāi)關(guān)斷開(kāi))便于高度集成化、工作可靠性高、抗干擾能力強(qiáng)和保密性好等研究對(duì)象分析工具信號(hào)電子器件工作狀態(tài)主要優(yōu)點(diǎn)三、數(shù)字電路的特點(diǎn)和分類(lèi)1.數(shù)字電路的特點(diǎn)將晶體管、電阻、電容等元器件用導(dǎo)線(xiàn)在線(xiàn)路板上連接起來(lái)的電路。將上述元器件和導(dǎo)線(xiàn)通過(guò)半導(dǎo)體制造工藝做在一塊硅片上而成為一個(gè)不可分割的整體電路。根據(jù)電路結(jié)構(gòu)不同分為分立元件電路集成電路根據(jù)半導(dǎo)體的導(dǎo)電類(lèi)型不同分為雙極型數(shù)字集成電路單極型數(shù)字集成電路以雙極型晶體管(如NPN和PNP)作為基本器件。

以單極型晶體管(如FET)作為基本器件。典型電路為集成CMOS電路典型電路為集成TTL電路2.數(shù)字電路的分類(lèi)集成電路分類(lèi)集成度電路規(guī)模與范圍小規(guī)模集成電路

SSI1~10門(mén)/片或10~100個(gè)元器件/片邏輯單元電路包括：邏輯門(mén)電路、集成觸發(fā)器、模數(shù)和數(shù)模轉(zhuǎn)換器等中規(guī)模集成電路

MSI10~100門(mén)/片或100~1000個(gè)元器件/片邏輯部件

包括：計(jì)數(shù)器、譯碼器、編碼器、數(shù)據(jù)選擇器、寄存器、算術(shù)運(yùn)算器、比較器、轉(zhuǎn)換電路等大規(guī)模集成電路LSI100

~

10000

門(mén)/片或

1000

~100000

個(gè)元器件/片數(shù)字邏輯系統(tǒng)包括：中央控制器、存儲(chǔ)器、各種接口電路等超大規(guī)模集成電路

VLSI大于10000門(mén)/片或大于100000個(gè)元器件/片以上高密度度的數(shù)字邏輯系統(tǒng)

例如：各種型號(hào)的單片機(jī)（即在一片硅片上集成一個(gè)完整的微型計(jì)算機(jī)）、微處理器、超大規(guī)?？删幊踢壿嬈骷雀鶕?jù)集成密度不同分SmallScaleIntegration

二、邏輯代數(shù)的基本運(yùn)算1.2.2邏輯代數(shù)基礎(chǔ)一、數(shù)制與碼制四、邏輯函數(shù)的表示與化簡(jiǎn)三、邏輯運(yùn)算的基本定律與公式1.十進(jìn)制(Decimal)

(xxx)10或

(xxx)D

例如(385.64)10

或(385.64)D

數(shù)碼：0、1、2、3、4、5、6、7、8、91×1011×100

5×10-1

1×10-2權(quán)權(quán)權(quán)

權(quán)

數(shù)碼所處位置不同時(shí)，所代表的數(shù)值不同

(11.51)10

進(jìn)位規(guī)律：逢十進(jìn)一10i

稱(chēng)為十進(jìn)制的權(quán)

10稱(chēng)為基數(shù)

0~9

十個(gè)數(shù)碼稱(chēng)為系數(shù)數(shù)碼與權(quán)的乘積，稱(chēng)為加權(quán)系數(shù)十進(jìn)制數(shù)可表示為各位加權(quán)系數(shù)之和，稱(chēng)為按權(quán)展開(kāi)式

(385.64)10=3×102+8×101+5×100+6×10-1+4×10-2計(jì)數(shù)進(jìn)制的簡(jiǎn)稱(chēng)一、數(shù)制與碼制

例如0+1=1

1+1=10

11+1=1002.二進(jìn)制(Binary)

(xxx)2或

(xxx)B

例如(1011.101)2或(1011.101)B

數(shù)碼：0、1

進(jìn)位規(guī)律：逢二進(jìn)一權(quán)：2i

基數(shù)：2按權(quán)展開(kāi)式表示

(1011.101)2=1×23+0×22+1×21+1×20+1×2-1+0×2-2+

1×2-3

將按權(quán)展開(kāi)式按照十進(jìn)制規(guī)律相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。(1011.101)2=1×23+0×22+1×21+1×20+1×2-1+0×2-2+1×2-3=8+0+2+1+0.5+0+0.125

(1011.101)2=(11.625)10

=11.6253.八進(jìn)制(Octal)

(xxx)8或

(xxx)O

例如(573.46)8或(573.46)O

數(shù)碼：0、1、2、3、4、5、6、7進(jìn)位規(guī)律：逢八進(jìn)一權(quán)：8i

基數(shù)：8按權(quán)展開(kāi)式表示

(573.46)8=5×82+7×81+3×80+4×8-1+6×8-2

將按權(quán)展開(kāi)式按照十進(jìn)制規(guī)律相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。(573.46)8=5×82+7×81+3×80+4×8-1+6×8-2=320+56+3+0.5+0.09375(573.46)8=(379.59375)10

=379.593754.十六進(jìn)制(Hexadecimal)

(xxx)16或

(xxx)H

例如(5EC.D4)16或(5EC.D4)H

數(shù)碼：0、1、2、3、4、5、6、7、8、9、

A(10)、B(11)、C(12)、D(13)、E(14)、F(15)進(jìn)位規(guī)律：逢十六進(jìn)一權(quán)：16i

基數(shù)：16按權(quán)展開(kāi)式表示

(5EC.D4)16=5×162+14×161+12×160+13×16-1+4×16-2

將按權(quán)展開(kāi)式按照十進(jìn)制規(guī)律相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。=1280+224+12+0.8125+0.015625(5EC.D4)16=(1516.828125)10

=1516.828125(5EC.D4)16=5×162+14×161+12×160+13×16-1+4×16-2十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制對(duì)照表77011176601106550101544010043300113220010211000110000000十六八二

十F17111115E16111014D15110113C14110012B13101111A121010109111001981010008十六八二

十

若用R表示R進(jìn)制的基數(shù)，用K表示數(shù)碼，Ki為第i位數(shù)碼，對(duì)于一個(gè)具有n位整數(shù)和m位小數(shù)的R進(jìn)制數(shù)N，可表示為：

1）二進(jìn)制、八進(jìn)制和十六進(jìn)制轉(zhuǎn)換為十進(jìn)制

方法：按權(quán)展開(kāi)求和［例］將(101110.011)2、(637.34)8、(8ED.C7)16轉(zhuǎn)換為十進(jìn)制數(shù)。

解:(101110.011)2=1×25+0×24+1×23+1×22+1×21+

0×20+0×2-1+1×2-2+1×2-3

=(46.375)10

(637.34)8=6×82+3×81+7×80+3×8-1+4×8-2

=(415.4375)10

(8ED.C7)16=8×162+14×161+13×160+12×16-1+7×16-2

=(2285.7773)10

5.不同數(shù)制間的轉(zhuǎn)換1.496

11.748

1

整數(shù)0.874

02）十進(jìn)制轉(zhuǎn)換為二進(jìn)制、八進(jìn)制和十六進(jìn)制［例］將十進(jìn)制數(shù)

(174.437)10轉(zhuǎn)換成二進(jìn)制數(shù)。(要求八進(jìn)制數(shù)保留到小數(shù)點(diǎn)以后5位)

174

43

1

21

110

10

12(174)10=(10101110)2

×2×21.984

1.43722220.437×2一直除到商為

0為止

余數(shù)87

0方法：整數(shù)部分采用“除基取余逆排法”

小數(shù)部分采用“乘基取整順排法”讀數(shù)順序讀數(shù)順序

.01101225

01

02

12×20.992

0×2一直乘到小數(shù)為

0為止。若小數(shù)不為0，則按轉(zhuǎn)換精度要求保留到小數(shù)點(diǎn)后若干位。

7.744

73.948

3

整數(shù)3.496

3［例］將十進(jìn)制數(shù)

(174.437)10轉(zhuǎn)換成八進(jìn)制數(shù)。(要求八進(jìn)制數(shù)保留到小數(shù)點(diǎn)以后5位)

1742

5

0

28(174)10=(256)8×8×87.616

7.4378880.437×8一直除到商為

0為止

余數(shù)21

6讀數(shù)順序讀數(shù)順序

.33757×85.952

5×8方法：整數(shù)部分采用“除基取余法”

小數(shù)部分采用“乘基取整法”13.952

D15.872

F

整數(shù)6.992

6［例］將十進(jìn)制數(shù)

(174.437)10轉(zhuǎn)換成十六進(jìn)制數(shù)。(要求十六進(jìn)制數(shù)保留到小數(shù)點(diǎn)以后5位)

1740

A16(174)10=(AE)16×16×163.712

3.437160.437×16一直除到商為

0為止

余數(shù)10

E方法：整數(shù)部分采用“除基取余法”

小數(shù)部分采用“乘基取整法”讀數(shù)順序讀數(shù)順序

.6FDF3×1615.232

F×16［例］(10111101.01110111)2=(?)8。

每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)代替，再按原順序排列。八進(jìn)制→二進(jìn)制

二進(jìn)制→八進(jìn)制(10111101.01110111)2=(275.356)8

(647.453)8=(110100111.100101011)2

00

從小數(shù)點(diǎn)開(kāi)始，整數(shù)部分向左

(小數(shù)部分向右)

3位一組，最后不足三位的加0補(bǔ)足3位，再按順序?qū)懗龈鹘M對(duì)應(yīng)的八進(jìn)制數(shù)。3）二進(jìn)制與八進(jìn)制、十六進(jìn)制間相互轉(zhuǎn)換a.

二進(jìn)制和八進(jìn)制間的相互轉(zhuǎn)換

10111101.01110111

101補(bǔ)0275356補(bǔ)0101110111011110110111110.1001111110二進(jìn)制→十六進(jìn)制:

從小數(shù)點(diǎn)開(kāi)始，整數(shù)部分向左(小數(shù)部分向右)

4位一組，最后不足四位的加0補(bǔ)足4位，再按順序?qū)懗龈鹘M對(duì)應(yīng)的十六進(jìn)制數(shù)。

一位十六進(jìn)制數(shù)對(duì)應(yīng)4位二進(jìn)制數(shù)，因此二進(jìn)制數(shù)4位為一組。b.二進(jìn)制和十六進(jìn)制間的相互轉(zhuǎn)換

(10110111110.100111)2=(5BE.9C)16

(3BE5.97D)16=(11101111100101.100101111101)2

補(bǔ)0［例］(10110111110.100111)2=(?)16

。00

5BE9C0

十六進(jìn)制→二進(jìn)制每位十六進(jìn)制數(shù)用4位二進(jìn)制數(shù)代替，再按原順序排列。補(bǔ)01011011100111例如：用四位二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)0~90000→00001→10010→20011→30100→40101→50110→60111→71000→81001→9將若干個(gè)二進(jìn)制數(shù)碼0

和1

按一定規(guī)則排列起來(lái)表示某種特定含義的代碼稱(chēng)為二進(jìn)制代碼，簡(jiǎn)稱(chēng)二進(jìn)制碼。用數(shù)碼的特定組合表示特定信息的過(guò)程稱(chēng)為編碼。

6.二進(jìn)制代碼

常用二進(jìn)制代碼自然二進(jìn)制碼二-

十進(jìn)制碼格雷碼奇偶檢驗(yàn)碼

ASCII碼

(美國(guó)信息交換標(biāo)準(zhǔn)代碼)

常用的二-十進(jìn)制

BCD碼有：(1)8421BCD碼(2)2421BCD碼和5421BCD碼(3)余3BCD碼二-十進(jìn)制代碼

將1

位十進(jìn)制數(shù)

0~

9十個(gè)數(shù)字用4位二進(jìn)制數(shù)表示的代碼(又稱(chēng)BCD碼

，

即

BinaryCodedDecimal)

4位二進(jìn)制碼有16種組合，表示0~

9十個(gè)數(shù)可有多種方案，所以BCD碼有多種。恒權(quán)碼,取4位自然二進(jìn)制數(shù)的前10種組合。無(wú)權(quán)碼，比8421BCD碼多余3(0011)。恒權(quán)碼,從高位到低位的權(quán)值分別為2、4、2、1和5、4、2、1。常用二-

十進(jìn)制代碼表1111111111001110111010111101011110101100011010011011010110000100010001000011001100110010001000100001000100010000000000009876543210

十進(jìn)制數(shù)1100101110101001100001110110010101000011余3碼2421(B)2421(A)5421碼8421

碼無(wú)權(quán)碼

有權(quán)碼1001100001110110010101000011001000010000權(quán)為

8、4、2、1比8421BCD碼多余3取4位自然二進(jìn)制數(shù)的前10種組合，去掉后6種組合1010~1111。(753)10=()5421BCD

(753)10

=()8421BCD

30011

用BCD碼表示十進(jìn)制數(shù)舉例：

(753)10=

()余3BCD

注意區(qū)別BCD碼與二進(jìn)制數(shù)：(150)10=(000101010000)8421BCD(150)10

=(10010110)2

50101

70111

710105100030011710105100030110按自然數(shù)順序排列的二進(jìn)制碼

表示十進(jìn)制數(shù)

0~

9十個(gè)數(shù)碼的二進(jìn)制代碼7.原碼、反碼和補(bǔ)碼

在數(shù)字系統(tǒng)中，常將負(fù)數(shù)用補(bǔ)碼來(lái)表示，其目的是為了將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算。（+13）10

=（1101）2（－13）10=（1101）2

01

方框中的數(shù)為符號(hào)位

在計(jì)算機(jī)中，數(shù)的正和負(fù)是用數(shù)碼表示的，通常采用的方法是在二進(jìn)制數(shù)最高位的前面加一個(gè)符號(hào)位來(lái)表示，符號(hào)位后面的數(shù)碼表示數(shù)的絕對(duì)值。正數(shù)的符號(hào)位用“0”表示，負(fù)數(shù)的符號(hào)位用“1”表示。1)原碼表示

原碼由二進(jìn)制數(shù)的原數(shù)值部分和符號(hào)位組成。因此，原碼表示法又稱(chēng)為符號(hào)—數(shù)值表示法。［例］二進(jìn)制數(shù)＋1010101的原碼為01010101；二進(jìn)制數(shù)－1010101的原碼為11010101。

（N）原

[0]原數(shù)值（原數(shù)值為正數(shù)）[1]原數(shù)值（原數(shù)值為負(fù)數(shù)）2)反碼表示

對(duì)于正數(shù)，反碼和原碼相同，為符號(hào)位加上原數(shù)值；對(duì)于負(fù)數(shù)，反碼為符號(hào)位加上原數(shù)值按位取反。［例］二進(jìn)制數(shù)＋10010101的反碼為010010101；二進(jìn)制數(shù)－10010101的反碼為101101010。

（N）反

[0]原數(shù)值（原數(shù)值為正數(shù)）[1]原數(shù)值取反（原數(shù)值為負(fù)數(shù)）3)補(bǔ)碼表示

對(duì)于正數(shù)，補(bǔ)碼和原碼、反碼相同；對(duì)于負(fù)數(shù)，補(bǔ)碼為符號(hào)位加上原數(shù)值按位取反后再在最低位加1，即為反碼加1。［例］二進(jìn)制數(shù)＋110011的補(bǔ)碼為0110011；二進(jìn)制數(shù)－110011的補(bǔ)碼為1001101。

（N）補(bǔ)

[0]原數(shù)值（原數(shù)值為正數(shù)）[1]原數(shù)值的補(bǔ)碼（原數(shù)值為負(fù)數(shù)）二、邏輯代數(shù)的基本運(yùn)算

用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)工具，又稱(chēng)布爾代數(shù)

(BooleAlgebra)或開(kāi)關(guān)代數(shù)。邏輯指事物因果關(guān)系的規(guī)律。

邏輯代數(shù)描述客觀事物間的邏輯關(guān)系，相應(yīng)的函數(shù)稱(chēng)邏輯函數(shù)，變量稱(chēng)邏輯變量。邏輯變量和邏輯函數(shù)的取值都只有兩個(gè)，通常用1和0表示。與普通代數(shù)比較用字母表示變量，用代數(shù)式描述客觀事物間的關(guān)系。

相似處

相異處運(yùn)算規(guī)律有很多不同。邏輯代數(shù)邏輯代數(shù)中的1

和0

不表示數(shù)量大小，

僅表示兩種相反的狀態(tài)。

注意例如：開(kāi)關(guān)閉合為1

晶體管導(dǎo)通為1

電位高為1

斷開(kāi)為0

截止為0

低為0

邏輯體制

正邏輯體制負(fù)邏輯體制規(guī)定高電平為邏輯1、低電平為邏輯0

規(guī)定高電平為邏輯0、低電平為邏輯1

通常未加說(shuō)明，則為正邏輯體制1.與運(yùn)算

決定某一事件的所有條件都具備時(shí)，該事件才發(fā)生。111YAB000001010邏輯表達(dá)式Y(jié)=A·B

或Y=AB

與門(mén)

(ANDgate)入有0

出0入全1出1滅斷斷亮合合滅斷合滅合斷燈

Y開(kāi)關(guān)

B開(kāi)關(guān)

A開(kāi)關(guān)

A、B都閉合時(shí)，燈

Y才亮。

2.或運(yùn)算

決定某一事件的諸條件中，只要有一個(gè)或一個(gè)以上具備時(shí)，該事件就發(fā)生。入有1

出1入全0

出0

000111YA

B101110邏輯表達(dá)式Y(jié)=A+B

或門(mén)

(ORgate)≥1

開(kāi)關(guān)A或B閉合或兩者都閉合時(shí)，燈Y才亮。滅斷斷亮合合亮斷合亮合斷燈

Y開(kāi)關(guān)

B開(kāi)關(guān)

A3.非運(yùn)算決定某一事件的條件滿(mǎn)足時(shí)，事件不發(fā)生；反之事件發(fā)生。

開(kāi)關(guān)閉合時(shí)燈滅，開(kāi)關(guān)斷開(kāi)時(shí)燈亮。

0110YA邏輯表達(dá)式

Y=A

1

非門(mén)(NOTgate)

又稱(chēng)“反相器”

入0

出

1入1

出0

4.復(fù)合邏輯運(yùn)算與非運(yùn)算(NAND)先與后非入有

0

出1入全

1

出

0100011YA

B10111001

1或非運(yùn)算(NOR)先或后非入有

1

出

0入全0

出110

0YA

B00

101

0與或非運(yùn)算(AND–OR–INVERT)先與后或再非由基本邏輯運(yùn)算組合而成異或運(yùn)算(XOR)入相異出1入相同出0同或運(yùn)算(XNOR，即異或非)入相同出1入相異出0000011YAB101110100111YAB001010注意：異或和同或互為反函數(shù)，即國(guó)標(biāo)符號(hào)曾用符號(hào)美國(guó)符號(hào)邏輯符號(hào)對(duì)照

三、邏輯運(yùn)算的基本定律與公式1.邏輯代數(shù)中的基本定律

常量間的運(yùn)算邏輯變量與常量的運(yùn)算0

·

0

=

00

·

1

=

01

·

0

=

01

·

1

=

10+

0

=

00+

1

=

11

+

0

=

11

+

1

=

10–1律重迭律互補(bǔ)律還原律0+A=A1+A=1

1·A=A0·A=0A+A=AA·A=A

1=00=1A+A=1

A·A=0

A=A交換律A+B=B+AA·B=B·A結(jié)合律(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律A(B+C)=AB+AC

A+BC=(A+B)(A+C)

普通代數(shù)沒(méi)有！與普通代數(shù)相似的定律推廣公式：摩根定律(又稱(chēng)反演律)2.邏輯代數(shù)中的常用公式A+AB=A(1+B)=AAB+AB=A

(B+B)

=AA+AB=(A+A)(A+B)

=A+BAB+AB=A公式1：A+AB=A

公式2：A+AB=A+B公式3：推廣公式：A+ABC

=A…AB+AC+BC=AB+AC+BC(A+A)=AB+AC+ABC+ABC=AB(1+C)=AB+AC+AC(1+B)AB+AC+BC=AB+AC公式4：推廣公式：AB+AC+BCD=AB+AC…

當(dāng)一個(gè)與項(xiàng)中含有原變量A，另一個(gè)與項(xiàng)中含有反變量A，而這兩個(gè)與項(xiàng)中的其余因子都包含在第3個(gè)與項(xiàng)中時(shí)，則第3個(gè)與項(xiàng)是冗余項(xiàng)，可以消去。AB+AB=AB·AB=(A+B)(A+B)=AA+AB+AA+BB=AB+ABAB+AB=AB+AB

公式5：公式含義：將異或運(yùn)算求反便為同或運(yùn)算。同樣，如將同或運(yùn)算求反時(shí)，則為異或運(yùn)算。3.邏輯代數(shù)中的三個(gè)基本規(guī)則[例]A+AB=A+B1）代入規(guī)則B均用C代替

將邏輯等式兩邊的某一變量均用同一個(gè)邏輯函數(shù)替代，等式仍然成立。A

A

A

A均用代替A均用A代替=A+AB=A+B

代人規(guī)則的成立，其本質(zhì)是邏輯變量的二值性。即無(wú)論在自變量的定義域還是函數(shù)的值域都只能是0或1這兩個(gè)值。因此，等式兩邊的同一個(gè)變量被另一個(gè)函數(shù)取代后，原等式仍然成立。利用代入規(guī)則能擴(kuò)展基本定律的應(yīng)用。

變換時(shí)注意：(1)

不能改變?cè)瓉?lái)的運(yùn)算順序，必要時(shí)用括號(hào)加以限定。(2)

原變量變成反變量，反變量換成原變量只對(duì)單個(gè)變量有效，而對(duì)長(zhǎng)非號(hào)保持不變。原運(yùn)算次序?yàn)?）反演規(guī)則

對(duì)任一個(gè)邏輯函數(shù)式

Y，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到原邏輯函數(shù)的反函數(shù)Y。[例]A·B+C+CDY=

求邏輯函數(shù)的反函數(shù)有兩種方法：利用反演規(guī)則或摩根定律均可。對(duì)邏輯等式兩邊同時(shí)進(jìn)行反演變換后，等式仍然成立。如兩邊同時(shí)反演變換為。B·C(A+)

(C+D)

3.對(duì)偶規(guī)則對(duì)任一個(gè)邏輯函數(shù)式

Y，將“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，則得到原邏輯函數(shù)式的對(duì)偶式

Y。

對(duì)偶規(guī)則：兩個(gè)函數(shù)式相等，則它們的對(duì)偶式也相等。

1、應(yīng)用對(duì)偶規(guī)則可將基本公式和定律擴(kuò)展一倍。2、可用于證明邏輯恒等式。如果兩個(gè)邏輯函數(shù)的對(duì)偶式相等，則這兩個(gè)邏輯函數(shù)也相等。變換時(shí)注意：(1)

變量上的非號(hào)不改變。

(2)

不能改變?cè)瓉?lái)的運(yùn)算順序。A+AB=AA·(A+B)=A

[例][例]四、邏輯函數(shù)的表示與化簡(jiǎn)

邏輯函數(shù)是用以描述數(shù)字邏輯系統(tǒng)輸出與輸入變量之間邏輯關(guān)系的表達(dá)式。常采用真值表、邏輯函數(shù)式、卡諾圖和邏輯圖等表示。1.

真值表描述邏輯函數(shù)輸入變量的所有取值組合和對(duì)應(yīng)輸出邏輯函數(shù)值排列成的表格稱(chēng)為真值表。列真值表方法(1)按

n位二進(jìn)制數(shù)遞增的方式列出輸入變量的各種取值組合。(2)

分別求出各種組合對(duì)應(yīng)的輸出邏輯值填入表格。（一）邏輯函數(shù)的表示YDCBA輸出變量輸入變量000001110111011111110111101100111101010110010001111001101010001011000100100000004個(gè)輸入變量有

24

=16種取值組合。(1)找出函數(shù)值為

1

的項(xiàng)。(2)將這些項(xiàng)中輸入變量取值為

1的用原變量代替，取值為

0

的用反變量代替，則得到一系列與項(xiàng)。(3)將這些與項(xiàng)相加即得邏輯式。2.

邏輯函數(shù)式用與、或、非等基本邏輯運(yùn)算表示邏輯函數(shù)輸入與輸出之間的邏輯關(guān)系式稱(chēng)為邏輯函數(shù)式。邏輯函數(shù)式一般根據(jù)真值表、卡諾圖或邏輯圖寫(xiě)出。真值表邏輯式[例]

ABC1000111100110101000100100100YCBA011010001111邏輯式為ABC3.

邏輯圖運(yùn)算次序?yàn)橄确呛笈c再或，因此用三級(jí)門(mén)電路實(shí)現(xiàn)之。根據(jù)邏輯式畫(huà)邏輯圖的方法:將各級(jí)邏輯運(yùn)算用相應(yīng)邏輯門(mén)去實(shí)現(xiàn)。

反變量用非門(mén)實(shí)現(xiàn)與項(xiàng)用與門(mén)實(shí)現(xiàn)相加項(xiàng)用或門(mén)實(shí)現(xiàn)由邏輯符號(hào)及相應(yīng)連線(xiàn)構(gòu)成的電路圖。

4.用卡諾圖表示邏輯函數(shù)

在邏輯函數(shù)中，如果一個(gè)與項(xiàng)（乘積項(xiàng)）包含該邏輯函數(shù)的全部變量，且每個(gè)變量或以原變量或以反變量只出現(xiàn)一次，則該與項(xiàng)稱(chēng)為最小項(xiàng)。對(duì)于

n個(gè)變量的邏輯函數(shù)共有2n

個(gè)最小項(xiàng)。最小項(xiàng)的定義1000000001000000001000000001000000001000000001000000001000000001ABC最小項(xiàng)編號(hào)最小項(xiàng)最小項(xiàng)值m5m4m3m2m1m0三變量最小項(xiàng)表111110101100011010001000ABCm7m6編號(hào)ABC最小項(xiàng)編號(hào)

最小項(xiàng)用m表示,通常用十進(jìn)制數(shù)作為最小項(xiàng)的下標(biāo)編號(hào)。編號(hào)方法是：將最小項(xiàng)中的原變量當(dāng)作1，反變量當(dāng)作0

，則得一組二進(jìn)制數(shù)，其對(duì)應(yīng)的十進(jìn)制數(shù)便為最小項(xiàng)的編號(hào)。例如

0113m3m44100

(1)

求邏輯函數(shù)真值表或者標(biāo)準(zhǔn)與-或式。

(2)

畫(huà)出變量卡諾圖。

(3)

根據(jù)真值表或者標(biāo)準(zhǔn)與-或式填圖?；静襟E邏輯函數(shù)為標(biāo)準(zhǔn)與-或式，畫(huà)函數(shù)卡諾圖

[例]

試畫(huà)出函數(shù)Y=∑m(0,2,4,6,10,11,14,15)的卡諾圖。解：(1)

畫(huà)出四變量卡諾圖(2)

填卡諾圖

邏輯式中的最小項(xiàng)m0、m2

、m4

、m6

、m10

m11、m14、m15

對(duì)應(yīng)的方格填1，其余不填。ABCD0001111000011110

013

2

457

61213

15

148911

10

1

1

1

1

1

1

1

1[例]圖示為控制樓道照明的開(kāi)關(guān)電路。兩個(gè)單刀雙擲開(kāi)關(guān)

A和

B分別安裝在樓上和樓下。上樓之前，在樓下開(kāi)燈，上樓后關(guān)燈；反之，下樓之前，在樓上開(kāi)燈，下樓后關(guān)燈。試畫(huà)出控制功能與之相同的邏輯電路。(1)

分析邏輯問(wèn)題，建立邏輯函數(shù)的真值表11YAB0000110110解：方法：找出輸入變量和輸出函數(shù)，對(duì)它們的取值作出邏輯規(guī)定，然后根據(jù)邏輯關(guān)系列出真值表。

設(shè)開(kāi)關(guān)A、B合向左側(cè)時(shí)為0

狀態(tài)，合向右側(cè)時(shí)為1

狀態(tài)；Y表示燈，燈亮?xí)r為1

狀態(tài)，燈滅時(shí)為0

狀態(tài)。則可列出真值表為（二）邏輯函數(shù)的建立(3)

畫(huà)邏輯圖

與或表達(dá)式(可用2個(gè)非門(mén)、

2個(gè)與門(mén)和1個(gè)或門(mén)實(shí)現(xiàn))異或非表達(dá)式(可用1個(gè)異或門(mén)和1個(gè)非門(mén)實(shí)現(xiàn))

設(shè)計(jì)邏輯電路的基本原則是使電路最簡(jiǎn)。(2)

根據(jù)真值表可知，這就是前面講過(guò)的同或邏輯關(guān)系，寫(xiě)出邏輯式為：=A⊙B公式化簡(jiǎn)法

優(yōu)點(diǎn)：對(duì)變量個(gè)數(shù)沒(méi)有限制。缺點(diǎn)：需技巧，不易判斷是否為最簡(jiǎn)式。

卡諾圖化簡(jiǎn)法

優(yōu)點(diǎn)：簡(jiǎn)單、直觀，有一定的步驟和方法，易判斷結(jié)果為最簡(jiǎn)式。缺點(diǎn)：適合變量個(gè)數(shù)較少的情況。一般用于四變量及四變量以下函數(shù)的化簡(jiǎn)。邏輯函數(shù)的化簡(jiǎn)：運(yùn)用邏輯代數(shù)的基本定律和公式對(duì)邏輯式進(jìn)行化簡(jiǎn)?？ㄖZ圖化簡(jiǎn)依據(jù)

用卡諾圖化簡(jiǎn)邏輯函數(shù)式，其原理是合并相鄰最小項(xiàng)，消去互反變量，以達(dá)到化簡(jiǎn)的目的?？ㄖZ圖提供了找出相鄰最小項(xiàng)的便捷方法?？ㄖZ圖化簡(jiǎn)規(guī)律

2個(gè)相鄰最小項(xiàng)有

1個(gè)互反變量，相加可以消去這

1個(gè)變量，化簡(jiǎn)結(jié)果為相同變量的與；

4個(gè)相鄰最小項(xiàng)有2個(gè)互反變量，相加可以消去這2個(gè)變量，化簡(jiǎn)結(jié)果為相同變量的與；

8個(gè)相鄰最小項(xiàng)有3個(gè)互反變量，相加可以消去這3個(gè)變量，化簡(jiǎn)結(jié)果為相同變量的與；……

2n個(gè)相鄰最小項(xiàng)有

n個(gè)互反變量，相加可以消去這

n個(gè)變量，化簡(jiǎn)結(jié)果為相同變量的與。消異存同

ABCD2個(gè)相鄰項(xiàng)合并消去

1個(gè)互反變量CABCD+ABCD+ABCD+ABCD=ACD+ACD=AD4個(gè)相鄰項(xiàng)合并消去2個(gè)互反變量BC。8個(gè)相鄰項(xiàng)合并消去3個(gè)互反變量BCDAABCD+ABCD=ABD畫(huà)包圍圈規(guī)則

包圍圈必須包含2n個(gè)相鄰1

方格。先圈小再圈大，圈越大越好；1

方格可重復(fù)圈，但必須每圈有新1；每個(gè)1

方格必須圈到，孤立1

方格也不能漏掉。同一列最上邊和最下邊循環(huán)相鄰，可畫(huà)圈；同一行最左邊和最右邊循環(huán)相鄰，可畫(huà)圈；四個(gè)角上的1

方格也循環(huán)相鄰，可畫(huà)圈。注意

卡諾

圖化

簡(jiǎn)法

步驟畫(huà)函數(shù)卡諾圖

將各圈分別化簡(jiǎn)

對(duì)填1

的相鄰最小項(xiàng)方格畫(huà)包圍圈

將各圈化簡(jiǎn)結(jié)果邏輯加

畫(huà)包圍圈規(guī)則

包圍圈必須包含2n個(gè)相鄰1

方格。先圈小再圈大，圈越大越好；1

方格可重復(fù)圈，但必須每圈有新1；每個(gè)1

方格必須圈到，孤立1

方格也不能漏掉。同一列最上邊和最下邊循環(huán)相鄰，可畫(huà)圈；同一行最左邊和最右邊循環(huán)相鄰，可畫(huà)圈；四個(gè)角上的1

方格也循環(huán)相鄰，可畫(huà)圈。注意

卡諾

圖化

簡(jiǎn)法

步驟畫(huà)函數(shù)卡諾圖

將各圈分別化簡(jiǎn)

對(duì)填1

的相鄰最小項(xiàng)方格畫(huà)包圍圈

將各圈化簡(jiǎn)結(jié)果邏輯加

畫(huà)包圍圈規(guī)則

包圍圈必須包含2n個(gè)相鄰1

方格。先圈小再圈大，圈越大越好；1

方格可重復(fù)圈，但必須每圈有新1；每個(gè)1

方格必須圈到，孤立1

方格也不能漏掉。同一列最上邊和最下邊循環(huán)相鄰，可畫(huà)圈；同一行最左邊和最右邊循環(huán)相鄰，可畫(huà)圈；四個(gè)角上的1

方格也循環(huán)相鄰，可畫(huà)圈。注意

卡諾

圖化

簡(jiǎn)法

步驟畫(huà)函數(shù)卡諾圖

將各圈分別化簡(jiǎn)

對(duì)填1

的相鄰最小項(xiàng)方格畫(huà)包圍圈

將各圈化簡(jiǎn)結(jié)果邏輯加

約束項(xiàng)和任意項(xiàng)統(tǒng)稱(chēng)為無(wú)關(guān)項(xiàng)。

無(wú)關(guān)項(xiàng)在卡諾圖和真值表中用“”或“φ”來(lái)標(biāo)記，在邏輯式中則用字母d和相應(yīng)的編號(hào)表示。

受到約束不會(huì)出現(xiàn)的最小項(xiàng)稱(chēng)為約束項(xiàng)；某些變量取值組合客觀上不會(huì)出現(xiàn)，對(duì)于這些變量取值，邏輯函數(shù)值是任意的，對(duì)應(yīng)的這些最小項(xiàng)稱(chēng)為任意項(xiàng)。

用卡諾圖化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)1、約束項(xiàng)、任意項(xiàng)和無(wú)關(guān)項(xiàng)無(wú)關(guān)項(xiàng)是特殊的最小項(xiàng)，這種最小項(xiàng)所對(duì)應(yīng)的變量取值組合或者不允許出現(xiàn)或者根本不會(huì)出現(xiàn)。

例如8421BCD碼中，1010~1111這6種代碼是不允許出現(xiàn)的。例如A、B

為聯(lián)動(dòng)互鎖開(kāi)關(guān)，設(shè)開(kāi)為

1

,

關(guān)為

0,

則

AB

只能取值

01

或

10

,

不會(huì)出現(xiàn)

00

或11。合理利用無(wú)關(guān)項(xiàng)可使邏輯式更簡(jiǎn)單。無(wú)關(guān)項(xiàng)的取值對(duì)邏輯函數(shù)值沒(méi)有影響?；?jiǎn)時(shí)應(yīng)視需要將無(wú)關(guān)項(xiàng)方格看作

1

或

0

，使包圍圈最少而且最大，從而使結(jié)果最簡(jiǎn)。2.利用無(wú)關(guān)項(xiàng)化簡(jiǎn)邏輯函數(shù)最小項(xiàng)解：(1)畫(huà)變量卡諾圖ABCD0001111000

01

11

10(2)填卡諾圖

1

1

1

1(4)寫(xiě)出最簡(jiǎn)與-或式(3)畫(huà)包圍圈無(wú)關(guān)項(xiàng)

1××××××[例]用卡諾圖化簡(jiǎn)以下邏輯函數(shù)為最簡(jiǎn)與－或表達(dá)式

Y=∑m(3,6,8,10,13)+∑d(0,2,5,7,12,15)(3)合并相鄰最小項(xiàng)，寫(xiě)出最簡(jiǎn)與-或表達(dá)式解：(1)畫(huà)變量卡諾圖ABCD0001111000

01

11

10(2)填卡諾圖

1[例]求含有約束項(xiàng)的邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與-或式

1

1

1

1××××××××稱(chēng)為約束條件，表明與項(xiàng)AB和AC對(duì)應(yīng)的最小項(xiàng)不允許出現(xiàn)，因此AB和AC對(duì)應(yīng)的方格為無(wú)關(guān)項(xiàng)。分立元件門(mén)電路集成邏輯門(mén)--TTLTTL數(shù)字集成電路的系列TTL集成邏輯門(mén)電路的使用注意事項(xiàng)CMOS數(shù)字集成電路的系列CMOS集成邏輯門(mén)的使用注意事項(xiàng)TTL電路與CMOS電路的接口1.2.3門(mén)電路的基本知識(shí)1、二極管與門(mén)電路二極管與門(mén)電路邏輯符號(hào)與門(mén)真值表

001YBA輸出輸入111010000邏輯表達(dá)式Y(jié)=AB一、

分立元件門(mén)電路

2、二極管或門(mén)電路或門(mén)真值表

101YBA輸出輸入111110000二極管或門(mén)電路邏輯符號(hào)邏輯表達(dá)式Y(jié)=A+B3、三極管非門(mén)電路非門(mén)真值表

YA輸出輸入0110非門(mén)電路邏輯符號(hào)邏輯表達(dá)式Y(jié)=A1、

TTL與非門(mén)ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級(jí)中間級(jí)輸出級(jí)CT74H系列TTL與非門(mén)2.8k760584k470邏輯符號(hào)二、

集成門(mén)電路--TTL

2、

與非門(mén)的應(yīng)用

1.

構(gòu)成與門(mén)、或門(mén)和非門(mén)用與非門(mén)構(gòu)成與門(mén)、或門(mén)和非門(mén)

(a)與門(mén)；(b)或門(mén)；(c)非門(mén)2.構(gòu)成控制電路與非門(mén)對(duì)信號(hào)的控制作用(a)與非門(mén)；(b)輸入和輸出波形脈沖信號(hào)控制信號(hào)輸出信號(hào)

當(dāng)B端為低電平時(shí)，Y輸出為高電平，A端輸入的脈沖信號(hào)不能通過(guò)與非門(mén)。當(dāng)B端為高電平時(shí)，A端輸入的脈沖信號(hào)以反相的形式通過(guò)與非門(mén)。使能端：與門(mén)任一輸入端都可作使能端。使能信號(hào)對(duì)與門(mén)輸出的控制作用(a)與門(mén)；(b)輸入和輸出波形

使能端B的信號(hào)可控制A端的輸入信號(hào)能否通過(guò)與門(mén)傳送到Y(jié)輸出端。3.構(gòu)成邏輯狀態(tài)測(cè)試筆邏輯狀態(tài)測(cè)試筆3、其他TTL門(mén)電路即OpenCollectorGate，簡(jiǎn)稱(chēng)

OC門(mén)1）集電極開(kāi)路與非門(mén)a.

OC門(mén)的工作原理

使用時(shí)需外接上拉電阻RL

VC可以等于VCC也可不等于VCC

常用的有集電極開(kāi)路與非門(mén)、三態(tài)門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。它們都是在與非門(mén)基礎(chǔ)上發(fā)展出來(lái)的，TTL與非門(mén)的上述特性對(duì)這些門(mén)電路大多適用。OC門(mén)

相當(dāng)于與門(mén)作用。因?yàn)閅1、Y2中有低電平時(shí)，Y為低電平；只有

Y1、Y2均為高電平時(shí)，Y才為高電平，故Y=Y1·Y2。b.

集電極開(kāi)路與非門(mén)的主要應(yīng)用(1)

實(shí)現(xiàn)線(xiàn)與邏輯兩個(gè)或多個(gè)OC門(mén)的輸出端直接相連，相當(dāng)于將這些輸出信號(hào)相與，稱(chēng)為線(xiàn)與。

Y只有OC門(mén)才能實(shí)現(xiàn)線(xiàn)與。普通TTL門(mén)輸出端不能并聯(lián)，否則可能損壞器件。注意(2)驅(qū)動(dòng)發(fā)光二極管[例]下圖為用

OC門(mén)驅(qū)動(dòng)發(fā)光二極管LED的顯示電路。已知LED的正向?qū)▔航礥F=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應(yīng)滿(mǎn)足因此RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平時(shí)，LED才導(dǎo)通發(fā)光；否則LED中無(wú)電流流通，不發(fā)光。要使LED發(fā)光，應(yīng)滿(mǎn)足

IRc

IF=10mA。VDDRL(3)實(shí)現(xiàn)電平轉(zhuǎn)換

TTL與非門(mén)有時(shí)需要驅(qū)動(dòng)其他種類(lèi)門(mén)電路，而不同種類(lèi)門(mén)電路的高、低電平標(biāo)準(zhǔn)不一樣。應(yīng)用OC門(mén)就可以適應(yīng)負(fù)載門(mén)對(duì)電平的要求。

OC門(mén)的UOL0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL0的要求。

當(dāng)EN=1

時(shí)，Y=AB，三態(tài)門(mén)處于工作態(tài)；

當(dāng)EN=0

時(shí)，三態(tài)門(mén)輸出呈現(xiàn)高阻態(tài)。EN稱(chēng)使能信號(hào)或控制信號(hào)，A、B稱(chēng)數(shù)據(jù)信號(hào)。二)三態(tài)輸出門(mén)1.三態(tài)輸出門(mén)的工作原理如圖中去掉一個(gè)非門(mén)

G時(shí)，則只有當(dāng)使能信號(hào)EN=0

時(shí)才允許三態(tài)門(mén)工作，故稱(chēng)EN低電平有效。功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENENZ—高阻態(tài)Z—高阻態(tài)2.

三態(tài)輸出門(mén)的應(yīng)用同一時(shí)刻EN1、EN2、

EN3中只能有一個(gè)為高電平，使相應(yīng)三態(tài)門(mén)工作，而其他三態(tài)輸出門(mén)處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線(xiàn)的復(fù)用。總線(xiàn)(1)用三態(tài)輸出門(mén)構(gòu)成單向總線(xiàn)DIDO/DIDO(2)用三態(tài)輸出門(mén)構(gòu)成雙向總線(xiàn)(2)用三態(tài)輸出門(mén)構(gòu)成雙向總線(xiàn)DIDO/DIDODIDO/DIDO工作DO高阻態(tài)EN=1

時(shí)，數(shù)據(jù)DO經(jīng)G1反相后DO傳送到總線(xiàn)上。DIEN=0

時(shí)，數(shù)據(jù)DI，經(jīng)G2反相后為DI。用于民品用于軍品具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但CT54系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。1、CT54系列和CT74系列CT74系列CT54系列三TTL數(shù)字集成電路的系列向高速發(fā)展向低功耗發(fā)展2、TTL邏輯門(mén)電路各子系列的性能比較向減小功耗-延遲積發(fā)展其中，LSTTL系列綜合性能優(yōu)越、品種多、價(jià)格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價(jià)格較高，因此實(shí)用中多選用LSTTL。

CT74L系列(即低功耗TTL簡(jiǎn)稱(chēng)LTTL)

CT74H系列(即高速TTL簡(jiǎn)稱(chēng)HTTL)CT74S系列(即肖特基TTL簡(jiǎn)稱(chēng)STTL)

CT74AS系列(即先進(jìn)肖特基TTL簡(jiǎn)稱(chēng)ASTTL)

CT74LS系列(即低功耗肖特基TTL簡(jiǎn)稱(chēng)LSTTL)CT74ALS系列(即先進(jìn)低功耗肖特基TTL簡(jiǎn)稱(chēng)ALSTTL)

CT74系列(即標(biāo)準(zhǔn)TTL)74xx74xx00引腳圖例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00

在不同子系列TTL中，器件型號(hào)后面幾位數(shù)字相同時(shí)，通常邏輯功能、外型尺寸、外引線(xiàn)排列都相同。但工作速度(平均傳輸延遲時(shí)間tpd)和平均功耗不同。實(shí)際使用時(shí)，高速門(mén)電路可以替換低速的；反之則不行。雙列直插

14引腳四

2

輸入與非門(mén)四TTL集成邏輯門(mén)電路的使用注意事項(xiàng)1、輸出端的連接普通TTL門(mén)輸出端不允許直接并聯(lián)使用。

三態(tài)輸出門(mén)的輸出端可