公開課教案題

型

時

學標

掌握基本復合邏輯門電路的各種描述方式及相互轉換；點學點

前備

標

點

學法

教環(huán)節(jié)間分配習

學過程和內(nèi)容

生活動

用

題端A、BABY

當B=1，A入當B=0時，邏，信號不能通過門電路。B端為控題ABY

合用

3要求體現(xiàn)A

&B

11

Y&

結

3相反

業(yè)

[組合邏輯路的設計]學設計

教學目知識目：1、進一步熟悉組合邏輯電路的特點。2、掌握組合邏輯電路的分析和一般設計方法。技能目：1、學習常用的邏輯門電路在實際中的應用。2、學習簡單組合邏輯電路的設計。

教學重：合邏輯電路的一般設計方法。教學難：合邏輯電路的一般設計方法。復習1、用卡諾圖化簡邏輯函數(shù)的步驟。2、用卡諾圖化簡邏輯函數(shù)的畫圈原則。

新授教過程在數(shù)字系統(tǒng)中邏輯電路按其功能不同可分為兩大類一類稱為組合邏輯電路（簡稱組合電路一類稱為時序邏輯電路（簡稱時序電路章學習組合邏輯電路的分析和設計。組合電路是指該電路在任何時刻的輸出信號值僅由該時刻電路的輸入信號組合決定，與信號輸入前電路輸出端原狀態(tài)無關（非記憶性邏輯電路組合電路的描述方式邏輯表達式真值表邏輯圖卡諾圖工作波形圖。一、組邏輯電路的析方法1、析組合路的目的：找出電路的輸入量和輸出量之間的邏輯關系，進而分析該電路的邏輯功能。2、析步驟1）根據(jù)已知邏輯圖逐級寫出邏輯函數(shù)表達式。

2）化簡該邏輯函數(shù)表達式。3）列出真值表，并進行邏輯功能分析。3、例分析（1）分析圖1輯圖的邏輯功能，要求如下：A.寫出邏輯表達式B.列真值表C.說明其邏輯功能。圖1解題范例：

表1分析步驟：A．寫出出邏輯函數(shù)表達式為Y=（ABABC。B．列出邏輯函數(shù)的真值表。將輸入A、B、C取值的各種組合代入邏輯表達式中，求出輸出Y的值。由此可列出表所示的真值表。C．邏輯功能分析。由表1可看出：在輸入A、B、C三變量中，有奇數(shù)個1時，輸出Y1，否Y為0，因此，1示電路為三位判奇電路，又稱為奇校驗電路。（2）分析圖2邏輯電路的邏輯功能,要求如下：A．寫出邏輯表達式B．列真值表C.說明其邏輯功能。

圖：分析：此題給出了邏輯圖，輸入變AB，輸出變Y。根據(jù)邏輯圖或非門可以寫出邏輯表達式。輸入變量的各組取值代入邏輯表達式可分別計算出輸出變量的值，就得到真值表（表2析真值表可以得到邏輯功能。A.表：ABB．真表0011

AB0101表2

Y1001C．功能分析：相同得1，相異得0。是因此同或門。二、組合邏電路一般設方法1、合邏輯路的一般設目的根據(jù)給定的實際邏輯功能，找出實現(xiàn)該功能的邏輯電路。組合邏輯電路的設計步驟與組合邏輯電路的分析步驟相反。2、合邏輯路具體設計驟（1）對命題進行分析，找出該邏輯問題的輸入變量和輸出變量，并做出邏輯表示方法的規(guī)定。

（2）根據(jù)輸入變量和輸出狀態(tài)之間的對應關系列真值表。（3）根據(jù)真值表寫出邏輯表達式并化簡。（4）根據(jù)最簡表達式畫邏輯電路圖。3、題（1）計A、B三人表決電路，A有否決權。設計一個三人投票的表決電路表決某個提案時多數(shù)人同意提案通過，同時A具有否決權，用與非門實現(xiàn)。A，B三個人，表決同意用1表示，表決不同意用0表示。Y示表決結果，提案通過用1表示，通不過用0表示。同時考慮A具有否決權。要求：1）列真值表2）寫出邏輯表達式并化簡3）畫出邏輯圖。解題范例：根據(jù)題意，輸入變量為A、B，按二進制從小到大排列，輸出為Y，A、C中如果有兩個(含A)或三個量為1時Y=1；A、B、C中有兩個或三個為時，Y=0。真值表如下：化：將上式用與非門表示：邏輯圖如下：

設計的三人表決邏輯電路圖能實現(xiàn)三人表決，且A具有否決功能要求。（2、計故障指示路設計一個故障指示電路，要求滿足以下重要條件：1）兩臺電機同時工作，綠燈亮；2）其中一電動機發(fā)生故障時，則黃燈亮；3）兩臺電機都發(fā)生故障，則紅燈亮。解題范例：①分析命題后可知，本題應有兩個輸入變量，三個輸出函數(shù)。設兩臺機器AB，有故障為之為“0出函數(shù)、、分別代表綠燈、黃燈和紅燈，燈亮為“1之為“②根據(jù)題意列真值表（見表3③根據(jù)真值表寫出邏輯表達式，并化簡：G=AB

Y=AR=AB④畫邏輯圖（見圖3表3

圖3

iiii(3)、計加法在數(shù)字系統(tǒng)中，除了邏輯運算外，還有數(shù)值的算術運算，加法是最基本的運算。在計算機中，加、減、乘、除等運算都可按一定運算規(guī)則轉換成加法運算。下面由同學們一起設計加法器。能完成加法運算的基本電路有半加器和全加器。1）半加器概念：不帶低位向本位進位的加法運算器叫半加器。2）設計一二進制半加器的電路。解題范例：分析命題后可知，本題應有兩個輸入變量，即設被加A，加B；兩個輸出函數(shù)，即本位之和S，向高位進位C，則半加器的真值表為表所示。表4

圖4根據(jù)真值表可得邏輯表達式：S＝AC＝AB

B＝A根據(jù)一位二進制半加器邏輯表達式畫出其邏輯電路圖（見圖4a見用異或門和與門能實現(xiàn)一位二進制半加器的功能。半加器圖形符號見圖。圖中∑是加法器的符號，為進位輸出符號。3）全加器概念：考慮了低位向本位進位后的加法器是全加器。解題范例：分析命題后可知，本題應有三個輸入變量，即設被加數(shù)為A，加數(shù)為Bi，低位來的進位為C；兩個輸出函數(shù)，即本位之和為，向高位進位為，則全加器的真值表為表5所示。分析表5加器真值表?？梢缘玫竭壿嫳磉_式：

表5根據(jù)邏輯表達式可以畫出邏輯電路圖（見圖5a

圖5全加器圖形符號如圖所示圖中CI進位輸入限定符號圖中∑是加法器的符號，CO為進位輸出符號。

課堂小1、組合邏電路的分析目的是分析邏輯圖得出邏輯功能。2、組合邏電路的分析步驟；1）根據(jù)已邏輯圖逐級寫出邏輯函數(shù)表達式。2）化簡該輯函數(shù)表達式。3）列出真表，并進行邏輯功能分析，得出邏輯功能。3、組合邏