第六章主存儲器第6章：主存儲器教學重點芯片SRAM2114

SRAM與CPU的連接第6章：6.1半導(dǎo)體存儲器的分類除采用磁、光原理的輔存外，其它存儲器主要都是采用半導(dǎo)體存儲器本章介紹采用半導(dǎo)體存儲器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）第6章：6.1.1半導(dǎo)體存儲器的分類按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常只讀、斷電不丟失詳細分類，請看圖示第6章：圖6.1半導(dǎo)體存儲器的分類半導(dǎo)體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細展開，注意對比第6章：⑴讀寫存儲器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失第6章：⑵只讀存儲器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除第6章：6.2讀寫存儲器RAM6.2.1半導(dǎo)體存儲器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元③

片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作第6章：①存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：芯片的存儲容量 ＝存儲單元數(shù)×存儲單元的位數(shù)＝2M×N

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

示例譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼第6章：②地址譯碼電路單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)第6章：③片選和讀寫控制邏輯片選端CS*或CE*有效時，可以對該芯片進行讀寫操作輸出OE*控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線寫WE*控制寫操作。有效時，數(shù)據(jù)進入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線第6章：6.2靜態(tài)RAMSRAM的基本存儲單元是觸發(fā)器電路每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣SRAM一般采用“字結(jié)構(gòu)”存儲矩陣：每個存儲單元存放多位（4、8、16等）每個存儲單元具有一個地址SRAM2114SRAM6264靜態(tài)RAM（SRAM)基本的存儲電路動態(tài)RAM（DRAM)單管動態(tài)存儲電路第6章：SRAM芯片2114存儲容量為1024×418個引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能第6章：SRAM芯片6264存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第6章：6.3半導(dǎo)體存儲器與CPU的連接這是本章的重點內(nèi)容SRAM與CPU的連接譯碼方法同樣適合I/O端口第6章：6.3.1存儲芯片與CPU的連接1.存儲芯片的數(shù)據(jù)線2.存儲芯片的地址線3.存儲芯片的片選端4.存儲芯片的讀寫控制線第6章：1.存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴充數(shù)據(jù)位這個擴充方式簡稱“位擴充”演示2114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個整體常被稱為“芯片組”當實際存儲芯片每個單元的位數(shù)和系統(tǒng)需要內(nèi)存單元字長不等時采用的方法第6章：位擴充演示第6章：2.存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”第6章：片內(nèi)譯碼A9～A0存儲芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范圍（16進制)A9~A0第6章：3.存儲芯片片選端的譯碼存儲系統(tǒng)常需利用多個存儲芯片擴充容量，也就是擴充了主存儲器地址范圍這種擴充簡稱為“地址擴充”或“字擴充”進行“地址擴充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)演示第6章：地址擴充（字擴充）片選端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE譯碼器000000000100000000001K×8（2）演示A19A18A17A16A15A14～A0

全0～全1D7～D027256EPROMA14～A0CE第6章：片選端常有效令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡單易行、但無法再進行地址擴充，會出現(xiàn)“地址重復(fù)”×表示任意（0或1均可）第6章：地址重復(fù)地址重復(fù)：一個存儲單元具有多個存儲地址原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復(fù)時，常選取其中既好用、又不沖突的一個“可用地址” 例如：00000H~07FFFH選取一個可用地址的原則：高位地址全為0高位地址譯碼才更好第6章：⑴譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154第6章：⑵全譯碼全譯碼：所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址，包括片內(nèi)譯碼：低位地址線對芯片內(nèi)各存儲單元的譯碼尋址片選譯碼：高位地址線對存儲芯片的譯碼尋址采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多示例第6章：⑶部分譯碼部分譯碼：只有部分高位地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費示例第6章：⑷線選譯碼線選譯碼：只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴重浪費必然會出現(xiàn)地址重復(fù)（一個存儲單元對應(yīng)多個存儲地址）一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用示例第6章：片選端譯碼小結(jié)存儲芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（例如接系統(tǒng)的IO/M*信號）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機制，起到降低功耗的作用第6章：4.存儲芯片的讀寫控制芯片OE*與系統(tǒng)的讀命令線相連當芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫命令線相連當芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片第6章：6.3.2存儲芯片與CPU的配合存儲芯片與CPU總線的連接，還有兩個很重要的問題：CPU的總線負載能力CPU能否帶動總線上包括存儲器在內(nèi)的連接器件？存儲芯片與CPU總線時序的配合CPU能否與存儲器的存取速度相配合？第6章：1.總線驅(qū)動CPU的總線驅(qū)動能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動第6章：2.時序配合分析存儲器的存取速度是否滿足CPU總線時序的要求如果不能滿足：考慮更換存儲芯片總線周期中插入等待狀態(tài)TW時序配合是連接中的難點第6章：6.4EPROM頂部開有一個圓形的石英窗口，用于紫外線透過,擦除原有信息一般使用專門的編程器（燒寫器）編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息“1”編程就是將某些單元寫入信息0EPROM2716EPROM2764第6章：EPROM芯片2716存儲容量為2K×824個引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第6章：EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161532K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖SRAM2114的功能工作方式CS*WE*I/O4~I/O1未選中讀操作寫操作100×10高阻輸出輸入SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未選中未選中讀操作寫操作1×00×011××01××10高阻高阻輸入輸出EPROM2716的功能工作方式CE*/PGMOE*VCCVPPDO7~DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入正脈沖1＋5V＋25V輸入編程校驗00＋5V＋25V輸出編程禁止01＋5V＋25V高阻EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7~DO0讀出001×＋5V輸出讀出禁止011×＋5V高阻待用1×××＋5V高阻Intel標識00＋12V1＋5V輸出編碼標準編程01負脈沖×＋25V輸入Intel編程01負脈沖×＋25V輸入編程校驗001×＋25V輸出編程禁止1×××＋25V高阻門電路譯碼A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖74LS138的功能表片選輸入編碼輸入輸出E3E2*E1*CBAY7*~Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無效）全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011