計(jì)算機(jī)體系結(jié)構(gòu)課后習(xí)題第1章計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念1.1試用實(shí)例說(shuō)明計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成與計(jì)算機(jī)實(shí)現(xiàn)之間的相互關(guān)系。答：如在設(shè)計(jì)主存系統(tǒng)時(shí)，確定主存容量、編址方式、尋址范圍等屬于計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)。確定主存周期、邏輯上是否采用并行主存、邏輯設(shè)計(jì)等屬于計(jì)算機(jī)組成。選擇存儲(chǔ)芯片類(lèi)型、微組裝技術(shù)、線路設(shè)計(jì)等屬于計(jì)算機(jī)實(shí)現(xiàn)。計(jì)算機(jī)組成是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)。計(jì)算機(jī)實(shí)現(xiàn)是計(jì)算機(jī)組成的物理實(shí)現(xiàn)。一種體系結(jié)構(gòu)可以有多種組成。一種組成可以有多種實(shí)現(xiàn)。1.2計(jì)算機(jī)系統(tǒng)設(shè)計(jì)中經(jīng)常使用的4個(gè)定量原理是什么？并說(shuō)出它們的含義。答：（1）以經(jīng)常性事件為重點(diǎn)。在計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)中，對(duì)經(jīng)常發(fā)生的情況，賦予它優(yōu)先的處理權(quán)和資源使用權(quán)，以得到更多的總體上的改進(jìn)。（2）Amdahl定律。加快某部件執(zhí)行速度所獲得的系統(tǒng)性能加速比，受限于該部件在系統(tǒng)中所占的重要性。（3）CPU性能公式。執(zhí)行一個(gè)答：主要目標(biāo)是增強(qiáng)指令功能，把越來(lái)越多的功能交由硬件來(lái)實(shí)現(xiàn)，并且指令的數(shù)量也是越來(lái)越多。缺點(diǎn)：(1)CISC結(jié)構(gòu)的指令集中，各種指令的使用頻率相差懸殊。（2）CISC結(jié)構(gòu)指令的復(fù)雜性帶來(lái)了計(jì)算機(jī)體系結(jié)構(gòu)的復(fù)雜性，這不僅增加了研制時(shí)間和成本，而且還容易造成設(shè)計(jì)錯(cuò)誤。（3）CISC結(jié)構(gòu)指令集的復(fù)雜性給VLSI設(shè)計(jì)增加了很大負(fù)擔(dān)，不利于單片集成。（4）CISC結(jié)構(gòu)的指令集中，許多復(fù)雜指令需要很復(fù)雜的操作，因而運(yùn)行速度慢。(5)在CISC結(jié)構(gòu)的指令集中，由于各條指令的功能不均衡性，不利于采用先進(jìn)的計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)（如流水技術(shù)）來(lái)提高系統(tǒng)的性能。簡(jiǎn)述RISC指令集結(jié)構(gòu)的設(shè)計(jì)原則。答（1）選取使用頻率最高的指令，并補(bǔ)充一些最有用的指令；（2）每條指令的功能應(yīng)盡可能簡(jiǎn)單，并在一個(gè)機(jī)器周期內(nèi)完成；（3）所有指令長(zhǎng)度均相同；（4）只有Load和Store操作指令才訪問(wèn)存儲(chǔ)器，其它指令操作均在寄存器之間進(jìn)行；(5)以簡(jiǎn)單有效的方式支持高級(jí)語(yǔ)言。第3章流水線技術(shù)3.1解釋下列術(shù)語(yǔ)流水線：將一個(gè)重復(fù)的時(shí)序過(guò)程，分解成為若干個(gè)子過(guò)程，而每一個(gè)子過(guò)程都可有效地在其專(zhuān)用功能段上與其它子過(guò)程同時(shí)執(zhí)行。3.2指令的執(zhí)行可采用順序執(zhí)行、重疊執(zhí)行和流水線三種方式，它們的主要區(qū)別是什么？各有何優(yōu)缺點(diǎn)。答：（1）指令的順序執(zhí)行是指指令與指令之間順序串行。即上一條指令全部執(zhí)行完后，才能開(kāi)始執(zhí)行下一條指令。優(yōu)點(diǎn)：控制簡(jiǎn)單，節(jié)省設(shè)備。缺點(diǎn)：執(zhí)行指令的速度慢，功能部件的利用率低。（2）指令的重疊指令是在相鄰的指令之間，讓第k條指令與取第k+l條指令同時(shí)進(jìn)行。重疊執(zhí)行不能加快單條指令的執(zhí)行速度，但在硬件增加不多的情況下，可以加快相鄰兩條指令以及整段程序的執(zhí)行速度。與順序方式相比，功能部件的利用率提高了，控制變復(fù)雜了。（3）指令的流水執(zhí)行是把一個(gè)指令的執(zhí)行過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子過(guò)程由專(zhuān)門(mén)的功能部件來(lái)實(shí)現(xiàn)。把多個(gè)處理過(guò)程在時(shí)間上錯(cuò)開(kāi)，依次通過(guò)各功能段，每個(gè)子過(guò)程與其它的子過(guò)程并行進(jìn)行。依靠提高吞吐率來(lái)提高系統(tǒng)性能。流水線中各段的時(shí)間應(yīng)盡可能相等3.3簡(jiǎn)述先行控制的基本思想。答：先行控制技術(shù)是把緩沖技術(shù)和預(yù)處理技術(shù)相結(jié)合。緩沖技術(shù)是在工作速度不固定的兩個(gè)功能部件之間設(shè)置緩沖器，用以平滑它們的工作。預(yù)處理技術(shù)是指預(yù)取指令、對(duì)指令進(jìn)行加工以及預(yù)取操作數(shù)等。采用先行控制方式的處理機(jī)內(nèi)部設(shè)置多個(gè)緩沖站，用于平滑主存、指令分析部件、運(yùn)算器三者之間的工作。這樣不僅使它們都能獨(dú)立地工作，充分忙碌而不用相互等待，而且使指令分析部件和運(yùn)算器分別能快速地取得指令和操作數(shù)，大幅度地提高指令的執(zhí)行速度和部件的效率。這些緩沖站都按先進(jìn)先出的方式工作，而且都是由一組若干個(gè)能快速訪問(wèn)的存儲(chǔ)單元和相關(guān)的控制邏輯組成。采用先行控制技術(shù)可以實(shí)現(xiàn)多條指令的重疊解釋執(zhí)行。3.4設(shè)一條指令的執(zhí)行過(guò)程分成取指令、分析指令和執(zhí)行指令三個(gè)階段，每個(gè)階段所需的時(shí)間分別為△t、△t和2△t。分別求出下列各種情況下，連續(xù)執(zhí)行N條指令所需的時(shí)間。（1）順序執(zhí)行方式；（2）只有“取指令”與“執(zhí)行指令”重疊；（3）“取指令”、“分析指令”與“執(zhí)行指令”重疊。解：（1）每條指令的執(zhí)行時(shí)間為：△t＋△t＋2△t＝4△t連續(xù)執(zhí)行N條指令所需的時(shí)間為：4N△t（2）連續(xù)執(zhí)行N條指令所需的時(shí)間為：4△t＋3（N-1）△t＝（3N＋1）△t（3）連續(xù)執(zhí)行N條指令所需的時(shí)間為：4△t＋2（N-1）△t＝（2N＋2）△t3.7減少流水線分支延遲的靜態(tài)方法有哪些？答：（1）預(yù)測(cè)分支失?。貉厥〉姆种Ю^續(xù)處理指令，就好象什么都沒(méi)發(fā)生似的。當(dāng)確定分支是失敗時(shí)，說(shuō)明預(yù)測(cè)正確，流水線正常流動(dòng)；當(dāng)確定分支是成功時(shí)，流水線就把在分支指令之后取出的指令轉(zhuǎn)化為空操作，并按分支目標(biāo)地址重新取指令執(zhí)行。（2）預(yù)測(cè)分支成功：當(dāng)流水線ID段檢測(cè)到分支指令后，一旦計(jì)算出了分支目標(biāo)地址，就開(kāi)始從該目標(biāo)地址取指令執(zhí)行。（3）延遲分支：主要思想是從邏輯上“延長(zhǎng)”分支指令的執(zhí)行時(shí)間。把延遲分支看成是由原來(lái)的分支指令和若干個(gè)延遲槽構(gòu)成。不管分支是否成功，都要按順序執(zhí)行延遲槽中的指令。3種方法的共同特點(diǎn)：它們對(duì)分支的處理方法在程序的執(zhí)行過(guò)程中始終是不變的。它們要么總是預(yù)測(cè)分支成功，要么總是預(yù)測(cè)分支失敗。3.12有一指令流水線如下所示求連續(xù)輸入10條指令，該流水線的實(shí)際吞吐率和效率；該流水線的“瓶頸”在哪一段？請(qǐng)采取兩種不同的措施消除此“瓶頸”。對(duì)于你所給出的兩種新的流水線，連續(xù)輸入10條指令時(shí)，其實(shí)際吞吐率和效率各是多少？解：（1）（2）瓶頸在3、4段。變成八級(jí)流水線（細(xì)分）重復(fù)設(shè)置部件1123-13-24-14-24-34-43.13有一個(gè)流水線由4段組成，其中每當(dāng)流經(jīng)第3段時(shí)，總要在該段循環(huán)一次，然后才能流到第4段。如果每段經(jīng)過(guò)一次所需要的時(shí)間都是，問(wèn)：當(dāng)在流水線的輸入端連續(xù)地每時(shí)間輸入任務(wù)時(shí)，該流水線會(huì)發(fā)生什么情況？此流水線的最大吞吐率為多少？如果每輸入一個(gè)任務(wù)，連續(xù)處理10個(gè)任務(wù)時(shí)的實(shí)際吞吐率和效率是多少？當(dāng)每段時(shí)間不變時(shí)，如何提高該流水線的吞吐率？仍連續(xù)處理10個(gè)任務(wù)時(shí)，其吞吐率提高多少？解：（1）會(huì)發(fā)生流水線阻塞情況。第1個(gè)任務(wù)S1S2S3S3S4第2個(gè)任務(wù)S1S2stallS3S3S4第3個(gè)任務(wù)S1stallS2stallS3S3S4第4個(gè)任務(wù)S1stallS2stallS3S3S4（2）（3）重復(fù)設(shè)置部件吞吐率提高倍數(shù)＝＝1.643.14有一條靜態(tài)多功能流水線由5段組成，加法用1、3、4、5段，乘法用1、2、5段，第3段的時(shí)間為2△t，其余各段的時(shí)間均為△t，而且流水線的輸出可以直接返回輸入端或暫存于相應(yīng)的流水寄存器中?，F(xiàn)要在該流水線上計(jì)算，畫(huà)出其時(shí)空?qǐng)D，并計(jì)算其吞吐率、加速比和效率。解：首先，應(yīng)選擇適合于流水線工作的算法。對(duì)于本題，應(yīng)先計(jì)算A1＋B1、A2＋B2、A3＋B3和A4＋B4；再計(jì)算(A1＋B1)×(A2＋B2)和(A3＋B3)×(A4＋B4)；然后求總的結(jié)果。其次，畫(huà)出完成該計(jì)算的時(shí)空?qǐng)D，如圖所示，圖中陰影部分表示該段在工作。由圖可見(jiàn)，它在18個(gè)△t時(shí)間中，給出了7個(gè)結(jié)果。所以吞吐率為： 如果不用流水線，由于一次求積需3△t，一次求和需5△t，則產(chǎn)生上述7個(gè)結(jié)果共需（4×5+3×3）△t=29△t。所以加速比為： 該流水線的效率可由陰影區(qū)的面積和5個(gè)段總時(shí)空區(qū)的面積的比值求得： 3.15動(dòng)態(tài)多功能流水線由6個(gè)功能段組成，如下圖：其中，S1、S4、S5、S6組成乘法流水線，S1、S2、S3、S6組成加法流水線，各個(gè)功能段時(shí)間均為50ns，假設(shè)該流水線的輸出結(jié)果可以直接返回輸入端，而且設(shè)置有足夠的緩沖寄存器，若以最快的方式用該流水計(jì)算：畫(huà)出時(shí)空?qǐng)D；計(jì)算實(shí)際的吞吐率、加速比和效率。解：機(jī)器一共要做10次乘法，4次加法。第4章指令級(jí)并行4.1解釋下列術(shù)語(yǔ) 指令級(jí)并行：簡(jiǎn)稱(chēng)ILP。是指指令之間存在的一種并行性，利用它，計(jì)算機(jī)可以并行執(zhí)行兩條或兩條以上的指令。指令調(diào)度：通過(guò)在編譯時(shí)讓編譯器重新組織指令順序或通過(guò)硬件在執(zhí)行時(shí)調(diào)整指令順序來(lái)消除沖突。指令的動(dòng)態(tài)調(diào)度：是指在保持?jǐn)?shù)據(jù)流和異常行為的情況下，通過(guò)硬件對(duì)指令執(zhí)行順序進(jìn)行重新安排，以提高流水線的利用率且減少停頓現(xiàn)象。是由硬件在程序?qū)嶋H運(yùn)行時(shí)實(shí)施的。指令的靜態(tài)調(diào)度：是指依靠編譯器對(duì)代碼進(jìn)行靜態(tài)調(diào)度，以減少相關(guān)和沖突。它不是在程序執(zhí)行的過(guò)程中、而是在編譯期間進(jìn)行代碼調(diào)度和優(yōu)化的。4.2簡(jiǎn)述Tomasulo算法的基本思想。答：核心思想是：①記錄和檢測(cè)指令相關(guān)，操作數(shù)一旦就緒就立即執(zhí)行，把發(fā)生RAW沖突的可能性減小到最少；②通過(guò)寄存器換名來(lái)消除WAR沖突和WAW沖突。寄存器換名是通過(guò)保留站來(lái)實(shí)現(xiàn)，它保存等待流出和正在流出指令所需要的操作數(shù)?；舅枷耄褐灰僮鲾?shù)有效，就將其取到保留站，避免指令流出時(shí)才到寄存器中取數(shù)據(jù)，這就使得即將執(zhí)行的指令從相應(yīng)的保留站中取得操作數(shù)，而不是從寄存器中。指令的執(zhí)行結(jié)果也是直接送到等待數(shù)據(jù)的其它保留站中去。因而，對(duì)于連續(xù)的寄存器寫(xiě)，只有最后一個(gè)才真正更新寄存器中的內(nèi)容。一條指令流出時(shí)，存放操作數(shù)的寄存器名被換成為對(duì)應(yīng)于該寄存器保留站的名稱(chēng)（編號(hào)）。4.4假設(shè)有一條長(zhǎng)流水線，僅僅對(duì)條件轉(zhuǎn)移指令使用分支目標(biāo)緩沖。假設(shè)分支預(yù)測(cè)錯(cuò)誤的開(kāi)銷(xiāo)為4個(gè)時(shí)鐘周期，緩沖不命中的開(kāi)銷(xiāo)為3個(gè)時(shí)鐘周期。假設(shè)：命中率為90%，預(yù)測(cè)精度為90%，分支頻率為15%，沒(méi)有分支的基本CPI為1。求程序執(zhí)行的CPI。相對(duì)于采用固定的2個(gè)時(shí)鐘周期延遲的分支處理，哪種方法程序執(zhí)行速度更快？解：（1）程序執(zhí)行的CPI=沒(méi)有分支的基本CPI（1）+分支帶來(lái)的額外開(kāi)銷(xiāo)分支帶來(lái)的額外開(kāi)銷(xiāo)是指在分支指令中，緩沖命中但預(yù)測(cè)錯(cuò)誤帶來(lái)的開(kāi)銷(xiāo)與緩沖沒(méi)有命中帶來(lái)的開(kāi)銷(xiāo)之和。分支帶來(lái)的額外開(kāi)銷(xiāo)=15%*(90%命中×10%預(yù)測(cè)錯(cuò)誤×4+10％沒(méi)命中×3)=0.099所以，程序執(zhí)行的CPI＝1＋0.099=1.099（2）采用固定的2個(gè)時(shí)鐘周期延遲的分支處理CPI=1+15%×2=1.3由（1）（2）可知分支目標(biāo)緩沖方法執(zhí)行速度快。4.5假設(shè)分支目標(biāo)緩沖的命中率為90%，程序中無(wú)條件轉(zhuǎn)移指令的比例為5%，沒(méi)有無(wú)條件轉(zhuǎn)移指令的程序CPI值為1。假設(shè)分支目標(biāo)緩沖中包含分支目標(biāo)指令，允許無(wú)條件轉(zhuǎn)移指令進(jìn)入分支目標(biāo)緩沖，則程序的CPI值為多少？解：設(shè)每條無(wú)條件轉(zhuǎn)移指令的延遲為x，則有：1＋5%×x＝1.1x＝2當(dāng)分支目標(biāo)緩沖命中時(shí)，無(wú)條件轉(zhuǎn)移指令的延遲為0。所以程序的CPI＝1＋2×5%×(1－90%)＝1.01第5章存儲(chǔ)層次5.1解釋下列術(shù)語(yǔ)多級(jí)存儲(chǔ)層次：采用不同的技術(shù)實(shí)現(xiàn)的存儲(chǔ)器，處在離CPU不同距離的層次上，各存儲(chǔ)器之間一般滿(mǎn)足包容關(guān)系，即任何一層存儲(chǔ)器中的內(nèi)容都是其下一層（離CPU更遠(yuǎn)的一層）存儲(chǔ)器中內(nèi)容的子集。目標(biāo)是達(dá)到離CPU最近的存儲(chǔ)器的速度，最遠(yuǎn)的存儲(chǔ)器的容量。全相聯(lián)映象：主存中的任一塊可以被放置到Cache中任意一個(gè)地方。直接映象：主存中的每一塊只能被放置到Cache中唯一的一個(gè)地方。組相聯(lián)映象：主存中的每一塊可以放置到Cache中唯一的一組中任何一個(gè)地方（Cache分成若干組，每組由若干塊構(gòu)成）。替換算法：由于主存中的塊比Cache中的塊多，所以當(dāng)要從主存中調(diào)一個(gè)塊到Cache中時(shí)，會(huì)出現(xiàn)該塊所映象到的一組（或一個(gè)）Cache塊已全部被占用的情況。這時(shí)，需要被迫騰出其中的某一塊，以接納新調(diào)入的塊。簡(jiǎn)述“Cache—主存”層次與“主存—輔存”層次的區(qū)別。答：存儲(chǔ)層次比較項(xiàng)目“Cache—主存”層次“主存—輔存”層次目的為了彌補(bǔ)主存速度的不足為了彌補(bǔ)主存容量的不足存儲(chǔ)管理的實(shí)現(xiàn)全部由專(zhuān)用硬件實(shí)現(xiàn)主要由軟件實(shí)現(xiàn)訪問(wèn)速度的比值（第一級(jí)比第二級(jí)）幾比一幾萬(wàn)比一典型的塊（頁(yè)）大小幾十個(gè)字節(jié)幾百到幾千個(gè)字節(jié)CPU對(duì)第二級(jí)的訪問(wèn)方式可直接訪問(wèn)均通過(guò)第一級(jí)不命中時(shí)CPU是否切換不切換切換到其它進(jìn)程地址映象方法有哪幾種？它們各有什么優(yōu)缺點(diǎn)？答：(1)全相聯(lián)映象。實(shí)現(xiàn)查找的機(jī)制復(fù)雜，代價(jià)高，速度慢。Cache空間的利用率較高，塊沖突概率較低，因而Cache的失效率也低。（2）直接映象。實(shí)現(xiàn)查找的機(jī)制簡(jiǎn)單，速度快。Cache空間的利用率較低，塊沖突概率較高，因而Cache的失效率也高。（3）組相聯(lián)映象。組相聯(lián)是直接映象和全相聯(lián)的一種折衷。5.7在“Cache—主存”層次中，主存的更新算法有哪兩種？它們各有什么特點(diǎn)？答：（1）寫(xiě)直達(dá)法。易于實(shí)現(xiàn)，而且下一級(jí)存儲(chǔ)器中的數(shù)據(jù)總是最新的。（2）寫(xiě)回法。速度快，“寫(xiě)”操作能以Cache存儲(chǔ)器的速度進(jìn)行。而且對(duì)于同一單元的多個(gè)寫(xiě)最后只需一次寫(xiě)回下一級(jí)存儲(chǔ)器，有些“寫(xiě)”只到達(dá)Cache，不到達(dá)主存，因而所使用的存儲(chǔ)器頻帶較低。5.8組相聯(lián)Cache的失效率比相同容量直接映象Cache的失效率低。由此能否得出結(jié)論：采用組相聯(lián)一定能帶來(lái)性能上的提高？為什么？答：不一定。因?yàn)榻M相聯(lián)命中率的提高是以增加命中時(shí)間為代價(jià)的，組相聯(lián)需要增加多路選擇開(kāi)關(guān)。5.9寫(xiě)出三級(jí)Cache的平均訪問(wèn)時(shí)間的公式。解：平均訪存時(shí)間＝命中時(shí)間＋失效率×失效開(kāi)銷(xiāo)只有第I層失效時(shí)才會(huì)訪問(wèn)第I＋1。設(shè)三級(jí)Cache的命中率分別為HL1、Hl2、HL3，失效率分別為Ml1、Ml2、ML3，第三級(jí)Cache的失效開(kāi)銷(xiāo)為PL3。平均訪問(wèn)時(shí)間TA＝HL1＋Ml1{Hl2＋Ml2(HL3＋ML3×PL3)}5.10假設(shè)對(duì)指令Cache的訪問(wèn)占全部訪問(wèn)的75%；而對(duì)數(shù)據(jù)Cache的訪問(wèn)占全部訪問(wèn)的25%。Cache的命中時(shí)間為1個(gè)時(shí)鐘周期，失效開(kāi)銷(xiāo)為50個(gè)時(shí)鐘周期，在混合Cache中一次load或store操作訪問(wèn)Cache的命中時(shí)間都要增加一個(gè)時(shí)鐘周期，32KB的指令Cache的失效率為0.39%，32KB的數(shù)據(jù)Cache的失效率為4.82%，64KB的混合Cache的失效率為1.35%。又假設(shè)采用寫(xiě)直達(dá)策略，且有一個(gè)寫(xiě)緩沖器，并且忽略寫(xiě)緩沖器引起的等待。試問(wèn)指令Cache和數(shù)據(jù)Cache容量均為32KB的分離Cache和容量為64KB的混合Cache相比，哪種Cache的失效率更低？?jī)煞N情況下平均訪存時(shí)間各是多少？解：（1）根據(jù)題意，約75%的訪存為取指令。因此，分離Cache的總體失效率為：（75%×0.15%）＋（25%×3.77%）＝1.055%；容量為128KB的混合Cache的失效率略低一些，只有0.95%。（2）平均訪存時(shí)間公式可以分為指令訪問(wèn)和數(shù)據(jù)訪問(wèn)兩部分：平均訪存時(shí)間＝指令所占的百分比×（讀命中時(shí)間＋讀失效率×失效開(kāi)銷(xiāo)）＋數(shù)據(jù)所占的百分比×（數(shù)據(jù)命中時(shí)間＋數(shù)據(jù)失效率×失效開(kāi)銷(xiāo)）所以，兩種結(jié)構(gòu)的平均訪存時(shí)間分別為：分離Cache的平均訪存時(shí)間＝75%×（1＋0.15%×50）＋25%×（1＋3.77%×50）＝（75%×1.075）＋（25%×2.885）＝1.5275混合Cache的平均訪存時(shí)間＝75%×（1＋0.95%×50）＋25%×（1＋1＋0.95%×50）＝（75%×1.475）＋（25%×2.475）＝1.725因此，盡管分離Cache的實(shí)際失效率比混合Cache的高，但其平均訪存時(shí)間反而較低。分離Cache提供了兩個(gè)端口，消除了結(jié)構(gòu)相關(guān)。第6章輸入輸出系統(tǒng)6.1解釋以下術(shù)語(yǔ)響應(yīng)時(shí)間：從用戶(hù)鍵入命令開(kāi)始，到得到結(jié)果所花的時(shí)間。通道：專(zhuān)門(mén)負(fù)責(zé)整個(gè)計(jì)算機(jī)系統(tǒng)輸入/輸出工作的專(zhuān)用處理機(jī)，能執(zhí)行有限的一組輸入輸出指令。通道流量：指一個(gè)通道在數(shù)據(jù)傳送期間，單位時(shí)間內(nèi)能夠傳送的數(shù)據(jù)量。虛擬DMA：它允許DMA設(shè)備直接使用虛擬地址，并在DMA傳送的過(guò)程中由硬件將虛擬地址轉(zhuǎn)換為物理地址。異步I/O：允許進(jìn)程在發(fā)出I/O請(qǐng)求后繼續(xù)執(zhí)行，直到該進(jìn)程真正訪問(wèn)這些數(shù)據(jù)而它們又尚未就緒時(shí)，才被掛起。6.2假設(shè)一臺(tái)計(jì)算機(jī)的I/O處理時(shí)間占10%，當(dāng)其CPU性能改進(jìn)為原來(lái)的100倍，而I/O性能僅改進(jìn)為原來(lái)的2倍時(shí)，系統(tǒng)總體性能會(huì)有什么樣的變化？解：6.4同步總線和異步總線各有什么優(yōu)缺點(diǎn)？答：(1)同步總線。同步總線上所有設(shè)備通過(guò)統(tǒng)一的總線系統(tǒng)時(shí)鐘進(jìn)行同步。同步總線成本低，因?yàn)樗恍枰O(shè)備之間互相確定時(shí)序的邏輯。但是其缺點(diǎn)是總線操作必須以相同的速度運(yùn)行。(2)異步總線。異步總線上的設(shè)備之間沒(méi)有統(tǒng)一的系統(tǒng)時(shí)鐘，設(shè)備自己內(nèi)部定時(shí)。設(shè)備之間的信息傳送用總線發(fā)送器和接收器控制。異步總線容易適應(yīng)更廣泛的設(shè)備類(lèi)型，擴(kuò)充總線時(shí)不用擔(dān)心時(shí)鐘時(shí)序和時(shí)鐘同步問(wèn)題。但在傳輸時(shí)，異步總線需要額外的同步開(kāi)銷(xiāo)。6.5計(jì)算機(jī)系統(tǒng)字長(zhǎng)32位，包含兩個(gè)選擇通道和一個(gè)多路通道，每個(gè)選擇通道上連接了兩臺(tái)磁盤(pán)機(jī)和兩臺(tái)磁帶機(jī)，多路通道上連接了了兩臺(tái)行式打印機(jī)，兩臺(tái)讀卡機(jī)，10臺(tái)終端，假定各設(shè)備的傳輸率如下：磁盤(pán)機(jī)：800KBps磁帶機(jī)：200KBps行打機(jī)：6.6KBps讀卡機(jī)：1.2KBps終端：1KBps計(jì)算該計(jì)算機(jī)系統(tǒng)的最大I/O數(shù)據(jù)傳輸率。解：本題要求計(jì)算通道的吞吐率，而且機(jī)器有一個(gè)多路通道，這就有兩種可能：字節(jié)多路通道和數(shù)組多路通道。因?yàn)槿绻麑⒍嗦吠ǖ澜M織成數(shù)組多路通道，某個(gè)時(shí)刻通道只能為一臺(tái)設(shè)備傳送數(shù)據(jù)，所以它的傳輸率是所有設(shè)備的傳輸率的最大值，而如果將它組織成字節(jié)多路通道，該通道的最大傳輸率就是所有設(shè)備的傳輸率之和。所以在本題中，從性能上考慮，應(yīng)組織成字節(jié)多路通道形式。所以此類(lèi)通道的最大傳輸率為：（1）fBYTE＝∑fi＝f打印機(jī)傳輸率×2＋f讀卡機(jī)傳輸率×2＋f終端傳輸率×10＝25.6KBps（i＝1..14）（2）兩個(gè)選擇通道連接的設(shè)備相同，所以只要計(jì)算其中一個(gè)通道的傳輸率既可。因?yàn)榇疟P(pán)機(jī)的傳輸率大于磁帶機(jī)。所以此類(lèi)通道的傳輸率為：max{800，200}＝800KBps所以本系統(tǒng)的最大數(shù)據(jù)傳輸率為：f系統(tǒng)＝2×800＋25.6＝1625.6KBps。6.6簡(jiǎn)述通道完成一次數(shù)據(jù)傳輸?shù)闹饕^(guò)程。答：（1）在用戶(hù)程序中使用訪管指令進(jìn)入管理程序，由CPU通過(guò)管理程序組織一個(gè)通道程序，并啟動(dòng)通道。(2)通道處理機(jī)執(zhí)行CPU為它組織的通道程序，完成指定的數(shù)據(jù)I/O工作。(3)通道程序結(jié)束后向CPU發(fā)中斷請(qǐng)求。CPU響應(yīng)這個(gè)中斷請(qǐng)求后，第二次進(jìn)入操作系統(tǒng)，調(diào)用管理程序?qū)/O中斷請(qǐng)求進(jìn)行處理。6.7試比較三種通道的優(yōu)缺點(diǎn)及適用場(chǎng)合。答：（1）字節(jié)多路通道。一種簡(jiǎn)單的共享通道，主要為多臺(tái)低速或中速的外圍設(shè)備服務(wù)。（2）數(shù)組多路通道。適于為高速設(shè)備服務(wù)。（3）選擇通道。為多臺(tái)高速外圍設(shè)備（如磁盤(pán)存儲(chǔ)器等）服務(wù)的。6.8一個(gè)字節(jié)多路通道連接有6臺(tái)設(shè)備，它們的數(shù)據(jù)傳輸率如下表所示。設(shè)備名稱(chēng)D1D2D3D4D5D6數(shù)據(jù)傳輸速率（B/ms）505040252510計(jì)算該通道的實(shí)際工作流量。若通道的最大流量等于實(shí)際工作流量，求通道的工作周期Ts+TD。解：（1）通道實(shí)際流量為（2）由于通道的最大流量等于實(shí)際工作流量，即有可得，通道的工作周期Ts+TD=5μs。6.9設(shè)某個(gè)字節(jié)多路通道的設(shè)備選擇時(shí)間Ts為9.8μs，傳送一個(gè)字節(jié)的數(shù)據(jù)所需的時(shí)間TD為0.2μs。若某種低速外設(shè)每隔500μs發(fā)出一次傳送請(qǐng)求，那么，該通道最多可連接多少臺(tái)這種外設(shè)？解：字節(jié)多路通道的最大流量為：字節(jié)多路通道的實(shí)際流量為：其中，p為通道連接的外設(shè)臺(tái)數(shù)，fi為外設(shè)i的數(shù)據(jù)傳輸速率。因?yàn)檫B接的是同樣的外設(shè)，所以f1=f2=…=fp=f，故有fbyte=pf。通道流量匹配的要求有：fmax-byte≥fbyte即有：；可得：已知Ts=9.8μs，TD=0.2μs，1/f=500μs，可求出通道最多可連接的設(shè)備臺(tái)數(shù)為：6.10在有Cache的計(jì)算機(jī)系統(tǒng)中，進(jìn)行I/O操作時(shí)，會(huì)產(chǎn)生哪些數(shù)據(jù)不一致問(wèn)題？如何克服？答：（1）存儲(chǔ)器中可能不是CPU產(chǎn)生的最新數(shù)據(jù)，所以I/O系統(tǒng)從存儲(chǔ)器中取出來(lái)的是陳舊數(shù)據(jù)。（2）I/O系統(tǒng)與存儲(chǔ)器交換數(shù)據(jù)之后，在Cache中，被CPU使用的可能就會(huì)是陳舊數(shù)據(jù)。第一個(gè)問(wèn)題可以用寫(xiě)直達(dá)Cache解決。第二個(gè)問(wèn)題操作系統(tǒng)可以保證I/O操作的數(shù)據(jù)不在cache中。如果不能，就作廢Cache中相應(yīng)的數(shù)據(jù)。6.11假設(shè)在一個(gè)計(jì)算機(jī)系統(tǒng)中：每頁(yè)為32KB，Cache塊大小為128字節(jié)；對(duì)應(yīng)新頁(yè)的地址不在Cache中，CPU不訪問(wèn)新頁(yè)中的任何數(shù)據(jù)；Cache中95%的被替換塊將再次被讀取，并引起一次失效；Cache使用寫(xiě)回方法，平均60%的塊被修改過(guò)；I/O系統(tǒng)緩沖能夠存儲(chǔ)一個(gè)完整的Cache塊；訪問(wèn)或失效在所有Cache塊中均勻分布；在CPU和I/O之間，沒(méi)有其它訪問(wèn)Cache的干擾；無(wú)I/O時(shí)，每100萬(wàn)個(gè)時(shí)鐘周期內(nèi)有18000次失效；失效開(kāi)銷(xiāo)是40個(gè)時(shí)鐘周期。如果被替換的塊被修改過(guò)，則再加上30個(gè)周期用于寫(xiě)回主存；假設(shè)計(jì)算機(jī)平均每200萬(wàn)個(gè)周期處理一頁(yè)。試