數(shù)電課件 2.4 集成邏輯門電路學(xué)習(xí)資料_第1頁
數(shù)電課件 2.4 集成邏輯門電路學(xué)習(xí)資料_第2頁
數(shù)電課件 2.4 集成邏輯門電路學(xué)習(xí)資料_第3頁
數(shù)電課件 2.4 集成邏輯門電路學(xué)習(xí)資料_第4頁
數(shù)電課件 2.4 集成邏輯門電路學(xué)習(xí)資料_第5頁
已閱讀5頁,還剩16頁未讀, 繼續(xù)免費閱讀

付費下載

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

2.4CMOS集成門電路

CMOS(ComplementaryMOS)邏輯門電路是繼TTL之后開發(fā)的一種數(shù)字集成器件。由于CMOS的工作速度可與TTL相媲美,而CMOS的功耗和扇出數(shù)則遠優(yōu)于TTL,CMOS的抗干擾能力也比TTL強。因此,CMOS電路可能超越TTL而成為占主導(dǎo)地位的邏輯器件。目前,幾乎所有的大規(guī)模集成電路都采用CMOS工藝制造,且費用較低。2.4.1CMOS反相器1.CMOS反相器基本電路

uIT1T2+-g2g1s2d2

uO+-d1s1+VDD因為PMOS和NMOS在電氣和邏輯特性上互補,即PMOS的電壓極性以及電流方向都與NMOS相反,因而得名互補MOS(即CMOS)反相器電路。T1為NMOS管,稱驅(qū)動管;T2為PMOS管,稱負載管。電路由兩個增強型MOS場效應(yīng)管組成。PMOS和NMOS由一個共同的信號控制,所以對于任意輸入邏輯(0或1)互補的兩個管子必然一個導(dǎo)通。a.當(dāng)uI為低電平時輸出電壓為高電平UOH≈VDD由于MOSFET在截止時,其漏源極間的等效電阻109Ω以上,而導(dǎo)通時,其等效電阻僅幾千歐。T1管截止,

T2管導(dǎo)通。

uIT1T2+-g2g1s2d2

uO+-d1s1+VDD兩該電路實現(xiàn)了反相邏輯功能

uIT1T2+-g2g1s2d2

uO+-d1s1+VDDb.當(dāng)uI為高電平時輸出電壓為低電平T1管導(dǎo)通,

T2管截止。UOL≈0V

2.CMOS反相器的電壓傳輸特性a.反相器的閾值電壓為UT≈VDD/2b.傳輸特性接近理想開關(guān)特性。c.反相器噪聲容限大,抗干擾能力強。3、

CMOS反相器的主要特點(1)靜態(tài)功耗低反相器穩(wěn)定工作時總是有一個管子處于截止?fàn)顟B(tài),流過的電流為極小的漏電流,因而靜態(tài)功耗很低,有利于提高集成度。由于過渡區(qū)變化陡峭,所以低電平噪聲容限和高電平噪聲容限近似相等。約為0.45VDD。(2)抗干擾能力強為了提高CMOS門電路的抗干擾能力,還可以通過適當(dāng)提高VDD的方法來實現(xiàn)。(5)CMOS非門傳輸延遲較大

(3)電源電壓工作范圍寬,電源利用率高。標(biāo)準(zhǔn)CMOS電路的電源電壓范圍很寬,可在3~18V范圍內(nèi)工作。CMOS反相器的輸出電壓擺幅大,UOH=VDD,UOL=0VCMOS門的扇出系數(shù)一般大于50(4)扇出能力強

+VDDCL

uO+-

uI=1s1s2uI為高電平

uOuI為低電平CL+-

uI=0s1s2iLiL反相器電路

uIT1T2+-g2g1s2d2

uO+-d1s1CL+VDD

+VDD當(dāng)考慮負載及連線等效電容CL時的等效電路2.4.2其他CMOS門電路1、CMOS與非門電路2、CMOS或非門電路a.與非門的驅(qū)動管是由多個NMOS管串聯(lián)構(gòu)成,有幾個輸入端,就有幾個管子串聯(lián),其輸出低電平是各驅(qū)動管D、S極間導(dǎo)通電壓的和。故與非門的UOL的值較高,為保證UOL不超過UOLmin,其輸入端一般不超過三個。CMOS與非門與CMOS或非門電路的比較b.或非門的驅(qū)動管是由多個NMOS管并聯(lián)構(gòu)成的,有幾個輸入端,就有幾個管子并聯(lián)。其輸出低電平是一個驅(qū)動管的D、S極間導(dǎo)通電壓,增加輸入端數(shù),不會提高UOL的值?;蚍情T的輸入端數(shù)不受UOL取值的限制。因此,在CMOS數(shù)字集成電路中是以或非邏輯為基礎(chǔ)的。3、CMOS與門與或門電路與門或門2.4.2CMOS傳輸門1.CMOS傳輸門及符號傳輸門(TransmissionGate,簡稱TG門)——一種傳輸模擬信號(也包括數(shù)字信號)的模擬開關(guān)。TP和TN結(jié)構(gòu)對稱。其漏極和源極可互換。兩管的柵極由互補的信號C和來控制。2.工作原理輸入信號uI在0~10V之間變化兩管的開啟電壓|UP|=|UN|=2V設(shè):VDD=10V(1)當(dāng)C接低電平0V,uI取0~10V范圍內(nèi)的任何值時TN、TP均不導(dǎo)通,開關(guān)是斷開的。(2)當(dāng)C端接高電壓10V時同時當(dāng)uI在2~10V范圍內(nèi)變化時TP導(dǎo)通。uI在0~8V范圍內(nèi)變化TN導(dǎo)通綜上所述,當(dāng)C接高電平時,uI在0~VDD之間變化時,TP與TN始終有一個導(dǎo)通,即開關(guān)始終是接通的。另外,由于兩個管子的漏極和源極是可互換的,因此,傳輸門是雙向的,輸入和輸出可以互換。2.4.3CMOS漏極開路輸出門和三態(tài)邏輯門1、漏極開路門CMOS漏極開路門的電路結(jié)構(gòu)和電路符號在工作時,必須外接上拉電阻RD到電源VDD′電路才能工作,實現(xiàn)與非邏輯。2、三態(tài)邏輯門(1)CMOS三態(tài)邏輯門電路與符號(2)工作原理當(dāng)E=1時,TP2、TN2均截止,Y與地及電源都斷開了,輸出端呈現(xiàn)為高阻態(tài)。當(dāng)E=0時,TP2、TN2均導(dǎo)通,TP1、TN1構(gòu)成反相器。2.4.4雙極型-CMOS集成電路雙極型-CMOS(BinaryPolarCMOS,簡稱為BiCMOS)集成電路是結(jié)合了CMOS的低功耗和TTL的高速以及驅(qū)動能力強的特點,得到廣泛應(yīng)用。BiCMOS的邏輯部分采用CMOS結(jié)構(gòu),輸出部分采用雙極型三極管。BiCMOS反相器電路

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論