第二章制造工藝——CMOS集成電路原理圖及版圖2012年春季1CMOS集成電路中常用器件的符號NMOS默認(rèn)基極接地PMOS默認(rèn)基極接電源源級，接低電平一端源級，接高電平一端2012年春季2三極管NPNPNP二極管電阻電容電感接地2012年春季3常見單元模塊的符號倒相器(非門)與門或門緩沖器+-運(yùn)算放大器A1A0D3D2D1D0譯碼器ENJQQK觸發(fā)器2012年春季4原理圖的其他常用符號輸入端口輸出端口引線正電源端口地端口直流電壓源脈沖電壓源2012年春季5電路設(shè)計(jì)波形滿足指標(biāo)版圖設(shè)計(jì)否是生成符號施加激勵分析仿真電路

原理圖設(shè)計(jì)過程2012年春季6版圖設(shè)計(jì)（物理層設(shè)計(jì)）硅芯片上的電阻？電容？電感？晶體管？連線？版圖設(shè)計(jì)的重要性：電路功能和性能的物理實(shí)現(xiàn)；布局、布線方案決定著芯片正常工作、面積、速度；經(jīng)驗(yàn)很重要。版圖設(shè)計(jì)的目標(biāo)：實(shí)現(xiàn)電路正確物理連接，芯片面積最小，性能優(yōu)化（連線總延遲最小）版圖設(shè)計(jì)包括：基本元器件版圖設(shè)計(jì)；布局和布線；版圖檢驗(yàn)與分析。2012年春季7N阱BBCMOS集成電路基本工藝流程P型襯底N阱700mm1.2mm200nm6.5nm0.35mm薄氧有源區(qū)

GSD

GSDcontactvia注：為形成反型層溝道，P襯底通常接電路的最低電位(vss/gnd)。N阱通常接最高電位（vdd）。P襯底N阱單poly工藝2012年春季8CMOS基本工藝中的層次P型襯底N阱導(dǎo)體：多晶硅、N+摻雜區(qū)、P+摻雜區(qū)、阱區(qū)；各金屬層；半導(dǎo)體：絕緣介質(zhì)：各介質(zhì)層（氧化硅，氮化硅）；版圖設(shè)計(jì)：充分利用各層特性來設(shè)計(jì)真實(shí)的元器件。2012年春季9硅芯片上的電子世界--電阻電阻：具有穩(wěn)定的導(dǎo)電能力（半導(dǎo)體、導(dǎo)體）；薄膜電阻硅片厚度：百納米寬度：微米芯片上的電阻：薄膜電阻；2012年春季10能與CMOS工藝兼容的電阻主要有四種：擴(kuò)散電阻、多晶硅電阻、阱電阻、MOS電阻（1）多晶硅電阻最常用，結(jié)構(gòu)簡單。P型襯底電阻的版圖設(shè)計(jì)多晶硅電阻（poly）輔助標(biāo)志層：res_dum2012年春季11P型襯底（2）擴(kuò)散電阻在源漏擴(kuò)散時(shí)形成，有N+擴(kuò)散和P＋擴(kuò)散電阻。在CMOSN阱工藝下，N+擴(kuò)散電阻是做在PSUB上，P＋擴(kuò)散是在N阱里。P型襯底N阱N+擴(kuò)散電阻P+擴(kuò)散電阻P+接地PN結(jié)反型隔離N+接電源PN結(jié)反型隔離2012年春季12P型襯底（3）阱電阻阱電阻就是一N阱條，兩頭進(jìn)行N+擴(kuò)散以進(jìn)行接觸。N阱阱電阻（N-Well）2012年春季13（4）MOS電阻(有源電阻)

利用MOS管的溝道電阻。所占的芯片面積要比其他電阻小的多，但它是一個(gè)非線性的電阻（電阻大小與端電壓有關(guān)）。柵極連接漏極，MOS管始終處于飽和區(qū)。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-2012年春季14電阻版圖設(shè)計(jì)比例電阻的版圖結(jié)構(gòu)需5K,10K,15K電阻，采用5K單位電阻：各層阻值不同，且電阻有一定的溫度和電壓特性對稱設(shè)計(jì)對稱更好層次方阻（歐/方）金屬60mW/

多晶硅幾~上千W/

N+/P+diffusion5W/

N-well1kW/

蛇形，meanderDummyresistor，匹配鄰近效應(yīng)2012年春季152012年春季16硅片幾十微米硅芯片上的電子世界--電容電容：一對電極中間夾一層電介質(zhì)的三明治結(jié)構(gòu)；硅芯片上的薄膜電容：下電極：金屬或多晶硅氧化硅電介質(zhì)上電極：金屬或多晶硅2012年春季17兩層導(dǎo)體夾一層絕緣體形成平板電容金屬-金屬（多層金屬工藝，MIM）金屬-多晶硅多晶硅-多晶硅（雙層多晶硅工藝,PIP）金屬-擴(kuò)散區(qū)多晶硅-擴(kuò)散區(qū)PN結(jié)電容MOS電容:多晶硅柵極與溝道（源/漏極）2012年春季18比例電容的版圖結(jié)構(gòu)P型襯底C2=8C1平板電容輔助標(biāo)志層：cap_dum2012年春季19平板電容MIM結(jié)構(gòu)，使用頂層金屬與其下一層金屬；下極板與襯底的寄生電容?。浑娙輩^(qū)的下方不要走線；精度好；PIP、MIP結(jié)構(gòu)，傳統(tǒng)結(jié)構(gòu)；第n-1層金屬M(fèi)IM上電級第n層金屬鈍化層常見結(jié)構(gòu)：MIM,PIP,MIP；2012年春季20多層平板電容（MIM）增加單位面積電容；精度高，匹配性好；側(cè)壁電容：單位面積電容值可比左邊的大；精度較高，匹配性較好；多層金屬制作的平板電容和側(cè)壁電容2012年春季21MOS電容n+n+p-typebodyWLtoxpolysilicongateVGVS利用柵氧電容；面積??；非線性；有極性。旁路電容。0VTHVGSCGS強(qiáng)反型累積區(qū)2012年春季22硅芯片上的電子世界--電感電感：纏繞的線圈；硅芯片上的薄膜電感：硅片幾十微米2012年春季23電感版圖設(shè)計(jì)單匝線圈多匝螺旋型線圈多匝直角型線圈平面上的螺旋設(shè)計(jì)：直角螺旋電感的等效電路（忽略電阻時(shí)）耦合電容是嚴(yán)重的寄生參量，高頻下可能使電感呈容性。2012年春季24關(guān)鍵尺寸與剖面圖D:邊長/直徑diameterW:線條寬度widthS:線條間隔spacingbetweenN:匝數(shù)numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN常采用頂層金屬作為線圈，因?yàn)樗姆阶枳钚。恢行挠上乱粚咏饘伲ɑ蚨嗑Ч瑁┮觥?012年春季25硅芯片上的電子世界—晶體管二級管：pn結(jié)硅芯片上的二極管：P型襯底N阱2012年春季26CMOSN阱工藝中二極管結(jié)構(gòu)有兩種，一是psub-nwell，另一個(gè)是sp-nwellP型襯底N阱P+P+N+PNpsub-nwellDiode直接做在襯底上P型端為襯底電位(vss/gnd)P型襯底N阱N+N+P+NPsp-nwellDiode做在阱里2012年春季27硅芯片上的電子世界—晶體管三級管：pnp，npn硅芯片上的三極管：…….

P型襯底N阱P+P+N+2012年春季28P型襯底三極管的設(shè)計(jì)PNPN阱薄氧P+P+N+

CMOS工藝下可以做雙極晶體管。以N阱工藝為例說明PNP,NPN如何形成。VPNP垂直PNP注：由于P襯底接最低電位vss/gnd因此，VPNP集電極也必須接vss/gnd

。CBE2012年春季29三極管的設(shè)計(jì)LPNP橫向PNP2012年春季30P型襯底三極管的設(shè)計(jì)NPNN阱薄氧N+N+P+在基本N阱CMOS工藝的基礎(chǔ)上再加一道工序，即在源漏擴(kuò)散前加一摻雜的P型擴(kuò)散層BP，就可以制作縱向NPN管，即VNPN。BPCBEVNPN垂直NPN2012年春季31硅芯片上的電子世界—MOS管MOS管：金屬氧化物半導(dǎo)體硅芯片上的MOS管：幾十到幾百納米柵源漏基2012年春季32CMOS的設(shè)計(jì)注：為形成反型層溝道，P襯底通常接電路的最低電位(vss/gnd)。N阱通常接最高電位（vdd）。P襯底柵極漏極源極基極柵極nmos漏極源極基極pmos2012年春季33硅芯片上的電子世界—引線引線：良好導(dǎo)電的線；硅芯片上的導(dǎo)線：鋁或銅薄膜；多晶硅薄膜。2012年春季34硅芯片上的電子世界—引線引線：良好導(dǎo)電的線；硅芯片上的導(dǎo)線：鋁或銅薄膜；N阱P襯底淀積介質(zhì)層開接觸孔淀積第一層金屬2012年春季35硅芯片上的電子世界—引線硅芯片上的導(dǎo)線：鋁或銅薄膜；N阱P襯底淀積介質(zhì)層開過孔淀積第二層金屬2012年春季36版圖：描述電子元件以及引線的形狀、位置層次化；方塊圖形；與芯片加工工藝密切相關(guān)；芯片加工廠只需要版圖文件，不需要任何電路原理圖文件。2012年春季37如下的電路版圖設(shè)計(jì)，每層的版圖圖形？CMOS標(biāo)準(zhǔn)工藝的主要層次與掩膜版N阱P襯底2012年春季38P襯底N阱Mask1Nwell2012年春季39P襯底N阱Mask1Nwell2012年春季40N阱P襯底二氧化硅隔離Mask2Oxide2012年春季41N阱P襯底二氧化硅隔離Mask2Oxide2012年春季42N阱P襯底MOS器件的柵極柵極電介質(zhì)層Mask3PolyG2012年春季43N阱P襯底MOS器件的柵極柵極電介質(zhì)層Mask3PolyG2012年春季44N阱P襯底N+Mask4nplusN+N+2012年春季45N阱P襯底N+Mask4nplusN+N+2012年春季46N阱P襯底P+N+漏極源極基極柵極Mask5pplusN+2012年春季47N阱P襯底P+N+漏極源極基極柵極Mask5pplusN+2012年春季48N阱P襯底Mask6contact2012年春季49N阱P襯底Mask6contact2012年春季50N阱P襯底Mask7met12012年春季51N阱P襯底Mask7met12012年春季52N阱P襯底Mask8via12012年春季53N阱P襯底Mask8via12012年春季54N阱P襯底Mask9met22012年春季55N阱P襯底Mask9met22012年春季56Mask10pad鈍化層開焊盤孔2012年春季57Mask10pad鈍化層2012年春季5859埋層的作用1.減小串聯(lián)電阻（集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長。BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB2.減小寄生pnp晶體管的影響。2012年春季5960隔離的實(shí)現(xiàn)1.P+隔離擴(kuò)散要擴(kuò)穿外延層，與p型襯底連通。因此，將n型外延層分割成若干個(gè)“島”。2.P+隔離接電路最低電位，使“島”與“島”之間形成兩個(gè)背靠背的反偏二極管。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻膠N+埋層N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB鈍化層2012年春季60版圖設(shè)計(jì)電子設(shè)計(jì)+繪圖藝術(shù)仔細(xì)設(shè)計(jì)，確保質(zhì)量2012年春季61MOS管的版圖設(shè)計(jì)溝道長溝道寬當(dāng)多晶硅穿過有源區(qū)時(shí)，就形成了一個(gè)管子。在圖中當(dāng)多晶硅穿過N型有源區(qū)時(shí)，形成NMOS，當(dāng)多晶硅穿過P型有源區(qū)時(shí)，形成PMOS。2012年春季62MOS管的版圖設(shè)計(jì)N型有源區(qū)：P型有源區(qū)：薄氧區(qū)(oxide,TO,active)+N擴(kuò)散區(qū)(Nimp，Ndiff)薄氧區(qū)+P擴(kuò)散區(qū)(Pimp，Pdiff)+N阱(Nwell)當(dāng)多晶硅穿過有源區(qū)時(shí)，就形成了一個(gè)管子。在圖中當(dāng)多晶硅穿過N型有源區(qū)時(shí)，形成NMOS，當(dāng)多晶硅穿過P型有源區(qū)時(shí)，形成PMOS。2012年春季63大尺寸MOS管的版圖設(shè)計(jì)

大尺寸MOS管用于提供大電流或大功率的輸出，在集成電路的設(shè)計(jì)中使用非常廣泛。它們的版圖一般采用并聯(lián)晶體管結(jié)構(gòu)。3um0.6um管子溝道長：溝道寬：0.6um9um管子溝道長：溝道寬：0.6um12um2012年春季64一個(gè)寬溝道的MOS兩個(gè)短溝道的MOS折疊簡單的充分接觸的MOS寄生電容減小1/2寄生電阻RG減小到1/42012年春季65漏區(qū)電容最小的“O”型晶體管201