ICS31.080CCSL40/49團 體 標(biāo) 準(zhǔn)T/CASAS037—2024碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管（SiCMOSFET）柵極電荷測試方法Gatechargetestmethodforsiliconcarbidemetal?oxidesemiconductorfieldeffecttransistors（SiCMOSFET）2024?11?19發(fā)布 2024?11?19實施第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟 發(fā)布中 國 標(biāo) 準(zhǔn) 出 版 社 出版T/CASAS037—2024目 次前言 Ⅲ引言 Ⅳ范圍 1規(guī)范性引用文件 1術(shù)語和定義 1測試原理 34.1 柵極電荷測試基本原理 34.2 感性負(fù)雙脈電路測試原理 44.3 阻性負(fù)單脈電路測試原理 5測試條件 6測試流程 66.1 感性負(fù)雙脈測試流程 62 阻性負(fù)單脈測試流程 6測試數(shù)據(jù)處理 71 感性負(fù)雙脈測試數(shù)據(jù)處理 77.2 阻性負(fù)單脈測試數(shù)據(jù)處理 8測試報告 8附錄資料）SiCMOSFET器件柵極電荷測試記錄表 10參考文獻(xiàn) 11ⅠT/CASAS037—2024前 言本文件按照GB/T1.1—202標(biāo)準(zhǔn)化工作導(dǎo)則 第1部分標(biāo)準(zhǔn)化文件的結(jié)構(gòu)和起草規(guī)的規(guī)起草。請注意本文件的某些內(nèi)容可能涉及專利。本文件的發(fā)布機構(gòu)不承擔(dān)識別專利的責(zé)任。本文件由第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟提出并歸口。上海有限公司、北京華峰測控技術(shù)股份有限公司、清純半導(dǎo)體州匯川聯(lián)合動力系統(tǒng)股份有限公司ⅢT/CASAS037—2024引 言碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管（SiC具有阻斷電壓高、工作頻率高、耐高溫能力端環(huán)境下工作的電子器件。柵極電荷QG是評價器件特性的關(guān)鍵參數(shù)，特別是對于開關(guān)和驅(qū)動器損耗估計、準(zhǔn)確測試提取器件QGS、閾值柵源電荷QGS,th、柵漏電荷QGD以及完整開關(guān)過程所需的柵極總電荷QG,TOT，對器件性能評估和外圍電路設(shè)計具有重要意義。SiC功率MOSFET的柵極電荷特性與傳統(tǒng)的硅功率MOSFET不同。最明顯的一點是沒有真正的米勒平臺。SiCMOSFET通常為短溝道，實際在漏致勢壘降低效應(yīng)作用下測試得到的米勒平臺傾斜，導(dǎo)致現(xiàn)有的柵極電荷提取方法難以有效提取該器件的柵漏電荷QGD。此外，由于SiCMOSFET在工況下大多采用負(fù)壓關(guān)斷，并且存在柵氧界面態(tài)問題，因此會觀察到明顯的閾值漂移。這一問題引起了開啟和關(guān)斷過程中柵極電荷曲線的回滯現(xiàn)象。因此QG測量和提取過程的關(guān)斷柵極電壓區(qū)分器件開啟過程和關(guān)斷過程中測試得到的柵極電荷。本文件提供了QGS,thQGSQGD和QG,TOT等開關(guān)過程中不同階段柵極電荷定義SiCMOSFET器件的柵極電荷測試及數(shù)據(jù)處理方法。ⅣT/CASAS037—2024碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管（SiCMOSFET）柵極電荷測試方法范圍本文件描述了碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管（SiCMOSFET）的柵極電荷測試方法，包括測試原理、測試電路、測試條件以及數(shù)據(jù)處理方法。本文件僅適用于增強型N溝道垂直SiCMOSFET器件特性表征及可靠性測試等工作場景，可用于以下測試目標(biāo)器件：增強型N溝道垂直SiCMOSFET分立器件晶圓級及封裝級產(chǎn)品；含增強型N溝道垂直SiCMOSFET器件的功率模塊。規(guī)范性引用文件下列文件中的內(nèi)容通過文中的規(guī)范性引用而構(gòu)成本文件必不可少的條款。其中該日期對應(yīng)的版本適用于本文件包括所有的修改單適用于本文件。T/CASAS002—2021 寬禁帶半導(dǎo)體術(shù)語T/CASAS006—2020 碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管通用技術(shù)規(guī)范術(shù)語和定義3.1

T/CASAS002—2021T/CASAS006—2020界定的以及下列術(shù)語和定義適用于本文件。漏致勢壘降低效應(yīng) drain?inducedbarrierloweringDIBL對于溝道長度較小的場效應(yīng)晶體管VDS增大導(dǎo)致源極端勢壘高度降低起閾值電壓降低的效應(yīng)。3.23.3

米勒平臺 MillerplateauMOSFET器件在開啟或關(guān)斷階段由于柵漏電容充/放電引起的柵極電壓平臺區(qū)間。米勒斜坡 Millerramp在短溝道MOSFET器件柵漏電容充/放電階段，由于DIBL效應(yīng)引起柵極電壓不穩(wěn)定，導(dǎo)致原本的米勒平臺階段發(fā)生傾斜。3.43.5

標(biāo)稱關(guān)斷柵極電壓 nominalgatevoltageinOFF?stateVOFF器件關(guān)斷狀態(tài)標(biāo)稱柵極電壓。標(biāo)稱導(dǎo)通柵極電壓 nominalgatevoltageinON?stateVON1T/CASAS037—20243.6

器件導(dǎo)通狀態(tài)標(biāo)稱柵極電壓。閾值柵源電荷 threshold?gatechargeQGS,th(ON)/QGS,th(OFF)器件開啟階段柵極電壓從標(biāo)稱柵極關(guān)斷電壓上升到閾值電壓所需的電荷量/器件關(guān)斷階段柵極電壓從閾值電壓下降到標(biāo)稱柵極關(guān)斷電壓所需的電荷量。3.7柵源電荷 gate?sourcechargeQGS(ON)/QGS(OFF)器件開啟階段柵極電壓從標(biāo)稱柵極關(guān)斷電壓上升到米勒平臺開始處電壓所需的電荷量/器件關(guān)斷階段柵極電壓從米勒平臺末端電壓下降到標(biāo)稱柵極關(guān)斷電壓所需的電荷量。3.8柵漏電荷 gate?drainchargeQGD(ON)/QGD(OFF)器件開啟階段漏源電壓變化階段積累的電荷量，即米勒平臺階段積累的電荷量/器件關(guān)斷階段漏源電壓變化階段釋放的電荷量，即米勒平臺階段釋放的電荷量。3.9柵極總電荷 total?gatechargeQG,TOT(ON)/QG,TOT(OFF)器件開啟階段柵極電壓從標(biāo)稱關(guān)斷柵極電壓上升到標(biāo)稱導(dǎo)通柵極電壓所需的電荷總量/器件關(guān)斷階段柵極電壓從標(biāo)稱導(dǎo)通柵極電壓下降到標(biāo)稱關(guān)斷柵極電壓所需的電荷總量。3.103.3.3.

柵極電流 gatecurrentIG測試過程中驅(qū)動回路提供的電流。母線電壓 busvoltageVDD測試過程中功率回路電源提供的電壓。漏源電流 drain?sourcecurrentIDS器件流經(jīng)漏極與源極間的電流。續(xù)流二極管 free?wheelingdiodeFWD電力電子器件應(yīng)用場景中反并聯(lián)于負(fù)載電感兩側(cè)的二極管器件。當(dāng)回路關(guān)斷時，電流進(jìn)入二極管-電感回路存續(xù)。3.14反向恢復(fù)電荷 reverserecoverychargeQRR續(xù)流二極管從導(dǎo)通到阻斷狀態(tài)轉(zhuǎn)變過程中，需要釋放的存儲電荷。2T/CASAS037—2024測試原理4.1 柵極電荷測試基本原理圖1所示為SiCMOSFET柵極電荷測試原理圖，測試電路由被測器件（DUT）、柵極驅(qū)動、負(fù)載和母線電源組成。其中柵極驅(qū)動可選電壓源或電流源，在開、關(guān)過程中對被測器件的柵極電容進(jìn)行充電、放電，并同步監(jiān)測柵極電壓。母線電源提供漏極電壓VDD以及流經(jīng)器件的漏源電流IDS。為在柵極電荷測試過程中盡可能模擬器件實際工作條件，在功率回路中添加阻性或感性負(fù)載，推薦使用由續(xù)流二極管與電感并聯(lián)組成的感性負(fù)載。GBDIDSGBDIDSD%65SVGSIG*"#RIG*"#RGVGG*?#圖1 柵極電荷測試原理圖開關(guān)過程中SiCMOSFET器件柵極電壓VG隨時間變化如圖2所示。在開啟階段，由于柵極電容柵驅(qū)動充電，柵極電壓VG在開啟階段隨時間上升。其中上升階段分別對應(yīng)于柵源電荷QGSQGD以及柵極總電荷QG,TOT的測量階段。關(guān)斷階段可以視為開啟階段的逆過程。VVGflK§fiKU圖2 器件開關(guān)階段柵極電壓VG隨時間t變化曲線通過計算將測試中時間坐標(biāo)軸轉(zhuǎn)換為電荷量坐標(biāo)軸，可以獲得如圖3所示的柵極電荷測試曲線。3T/CASAS037—2024將開啟階段柵極電荷曲線與關(guān)斷階段柵極電荷曲線疊加，可以觀察到明顯的米勒斜坡以及斜坡回滯現(xiàn)象。VVG.JMMFS§fiKflKVON.JMMFS$VthVOFFQGIGft圖3 器件柵極電荷測試曲線4.2 雙脈沖電路測試原理柵極電荷曲線的測量可以采用不同的方法。其中常用于器件動態(tài)特性提取的感性負(fù)載雙脈沖測試更接近器件實際工作條件，也反映了器件最真實的柵極電荷特性，因此在柵極電荷測試中建議采用雙脈沖測試。如圖4所示為感性負(fù)載雙脈沖測試電路圖，其中被測器件處于測試電路中的下管位置。被測器件的關(guān)斷狀態(tài)柵極電荷QGOFF和開啟狀態(tài)柵極電荷QGON分別在第一個脈沖的下降階段和第二個脈沖的上升階段測量，如圖5所示。此外并聯(lián)組成，模擬器件關(guān)斷時的續(xù)流狀態(tài)。所采用并聯(lián)續(xù)流二極管存儲電荷QRR盡可能小以避免對柵極電荷測量產(chǎn)生影響SiC肖特基二極管。此外為模擬實際工況，也可以采用被測器件體二極管作為續(xù)流二極管。電源部分為保證功率回路瞬時功率要求充電后向功率回路放電。LIDSDLIDSDCVDD%65SIGIGGVVGSRGOfi圖4 RGOfi4T/CASAS037—2024$$GtQG$$GtV

QGUONU圖5 柵極電荷測試雙脈沖柵壓波形4.3 單脈沖電路測試原理單脈沖測試同樣適用于SiCMOSFET器件柵極電荷提取。如圖6所示為阻性負(fù)載單脈沖測試電路圖，其中被測器件處于測試電路中的下管位置。被測器件的開啟狀態(tài)柵極電荷QG(ON)和關(guān)斷狀態(tài)柵極電荷QGOFF)分別在脈沖的上升階段和下降階段測量7IDS滿足測試要求前提下，負(fù)載可選用阻值適當(dāng)?shù)暮愣娮杌蚪o定電流條件下電阻值相當(dāng)?shù)钠骷?。此外，器件開關(guān)過程中的高壓大電流條件可以通過分別使用高壓小電流以及低壓大電流測試條件結(jié)合獲取，測試電路如圖8所示。其中高壓小電流測試條件與器件低柵極電壓狀態(tài)相近，低壓大電流與器件高柵極電壓狀態(tài)相近，將兩曲線結(jié)合拼接即獲得了器件柵極電壓從低壓到高壓全過程器件狀態(tài)。IGIG RG GVGSIDSDVDD%65S圖6 阻性負(fù)載柵極電荷測試電路圖QGUONU QGUOFFUVVG$$ t圖7 柵極電荷測試單脈沖柵極電壓波形5T/CASAS037—2024IDSDfi*"VIDSDfi*"VDDP?%65S}*"

DSDS

VDD??IG RGIG RG GOfiVGSIG RG GOfiaUPüfi*" bU?ü$*"圖8 高壓小電流與低壓大電流阻性負(fù)載測試電路測試條件對于上述測試過程，應(yīng)提供以下環(huán)境參數(shù)：）測試環(huán)境溫度要求為25℃±2℃；測試環(huán)境相對濕度不超過65 。測試流程1 雙脈沖測試流程雙脈沖測試流程如下。根據(jù)SiCMOSFET分立器件或模塊的封裝形式，選擇合適的探針臺或測試夾具。按照圖4所示連接測試電路，并設(shè)置相關(guān)測試參數(shù)。負(fù)載電感L；標(biāo)稱關(guān)斷柵極電壓VOFF；標(biāo)稱導(dǎo)通柵極電壓VON；測試母線電壓VDD；被測器件漏源電流IDS。使用電壓源向母線電容充電，當(dāng)電容電壓穩(wěn)定在VDD后，柵極驅(qū)動以雙脈沖波形對待測器件柵極進(jìn)行充放電，其中第一段脈沖寬度應(yīng)滿足器件漏源電流達(dá)到給定IDS。同時記錄第一段柵極脈沖關(guān)斷階段以及第二段柵極脈沖開啟階段的柵極電壓和柵極電流。結(jié)束測試，輸出第一次脈沖中柵極電壓下降階段波形以及第二次脈沖中柵極電壓上升階段波形。2 單脈沖測試流程單脈沖測試流程如下。根據(jù)SiCMOSFET分立器件或模塊的封裝形式，選擇合適的探針臺或測試夾具。按照圖8所示連接高壓小電流條件測試電路，并設(shè)置相關(guān)測試參數(shù)。6T/CASAS037—2024負(fù)載電阻R；標(biāo)稱關(guān)斷柵極電壓VOFF；標(biāo)稱導(dǎo)通柵極電壓VON；測試母線電壓VDD。通過柵極驅(qū)動以單脈沖波形向柵電容充放電，同時記錄脈沖上升階段以及下降階段的柵極電壓波形變化和柵極電流。按照圖8所示連接低壓大電流條件測試電路，并設(shè)置相關(guān)測試參數(shù)。負(fù)載電阻R；標(biāo)稱關(guān)斷柵極電壓VOFF；標(biāo)稱導(dǎo)通柵極電壓VON；被測器件漏源電流IDS。通過柵極驅(qū)動以單脈沖波形向柵電容充放電，同時記錄脈沖上升階段以及下降階段的柵極電壓波形變化和柵極電流。測試數(shù)據(jù)處理1 雙脈沖測試數(shù)據(jù)處理測試得到的開啟、關(guān)斷柵極電荷曲線示意圖如圖9所示。其中曲線橫坐標(biāo)為柵極電荷將坐標(biāo)軸換算為該段時間內(nèi)電荷變化量，縱坐標(biāo)為柵極電壓。VVGUDUVGSUONUCUUEU UBUVthVGSUOFFQGQGSUthQGS QGDQGUTOT圖9 柵極電荷曲線示意圖∫QG=tIG(t)dt （1）∫0將曲線在標(biāo)稱關(guān)斷柵極電壓VOFF到米勒斜坡初始電壓階段映射到柵極電荷QG坐標(biāo)軸，取該段作為柵源電荷QGS；其中標(biāo)稱關(guān)斷柵極電壓VOFF到閾值電壓Vth部分柵極電荷為閾值柵源電荷VGS,th。QG,TOT采用同樣方法提取，并分別以標(biāo)稱關(guān)斷柵極電壓VOFF以及標(biāo)稱導(dǎo)通柵極電壓VONQG,TOT提取的起點與終點。對于QGDSiCMOSFET器件存在明顯的DIBL效應(yīng)，需要將米勒斜坡轉(zhuǎn)化為米勒平臺再進(jìn)行提取。具體方法為將QG測量得到的曲線段反向延伸。然后，將直線段之7T/CASAS037—2024間的轉(zhuǎn)折點與曲線（c）段反向延長線水平連接，將交叉點之間的輔助線（d）的長度映射到QG坐標(biāo)軸上，并作為提取QGD的區(qū)間。用以上方法分別對開啟柵極電荷曲線以及關(guān)斷柵極電荷曲線進(jìn)行柵極電荷QGS,thQGSQGD以及QG,TOT提取，并最終獲得開啟和關(guān)斷狀態(tài)兩組柵極電荷參數(shù)。由于柵極電荷曲線存在回滯，開啟和關(guān)斷階段測試獲得的QGS,thQGSQGD存在明顯區(qū)別，應(yīng)分別記錄為QGS,thONQGSONQGDONQG,TOTON以及QGSOFFQGS,thOFFQGDOFFQG,TOTOFF。應(yīng)記錄的數(shù)據(jù)至少包含以下幾方面：被測器件閾值電壓Vth；被測器件額定關(guān)斷柵極電壓VOFFVON；被測器件漏源電流IDS；測試電路母線電壓VDD；測試過程環(huán)境溫度T；柵極電荷QGS,thONQGSONQGDONQGSOFFQGS,thOFFQGDOFFQG,TOTONQG,TOTOFF。7.2 單脈沖測試數(shù)據(jù)處理將測試曲線橫軸換算為相應(yīng)電荷量10所示分別將高壓小電流條件下測試獲得曲以及低壓大電流條件下測試獲得曲線繪制在一起，并拼接獲得最終柵極電荷曲線。具體方法為：首段起點與斜率繪制曲線米勒斜坡處；第二段高度與斜率繪制曲線第三段相交；第三段斜率繪制曲線第三段。依照7.1所述方法對所得柵極電荷曲線（c）再次處理，并分別提取柵極電荷。P?fi*"*8"A3P?fi*"*8"A3VG??}*"*8"A38*83UCUUDUUBUQG圖10 阻性負(fù)單脈柵極電荷曲線拼接示意圖測試報告試驗報告至少應(yīng)給出以下幾個方面內(nèi)容：測試對象；所使用的標(biāo)準(zhǔn)；所使用的方法；8T/CASAS037—2024測試條件；測試結(jié)果；測試日期。SiCMOSFET器件柵極電荷測試記錄表見附錄A。9T/CASAS037—2024附 錄 A資