演講人：日期:北理數(shù)字電子技術課程精要目錄CONTENTS02.04.05.01.03.06.數(shù)字系統(tǒng)基礎時序邏輯電路原理邏輯代數(shù)基礎半導體存儲技術組合邏輯電路設計實驗與應用實例01數(shù)字系統(tǒng)基礎數(shù)制與編碼體系包括二進制、八進制、十進制和十六進制等進制數(shù)的表示和相互轉換方法。進制數(shù)表示方法了解BCD碼、ASCII碼、格雷碼等常用編碼方式及其特點和應用。編碼體系理解原碼、反碼、補碼等表示方法及其運算規(guī)則。數(shù)值數(shù)據(jù)的表示邏輯門電路特性邏輯門電路的電氣特性理解邏輯門電路的輸入、輸出特性，包括電壓、電流等參數(shù)。03了解復合邏輯門電路的實現(xiàn)方式和邏輯關系，如與非門、或非門等。02復合邏輯門電路基本邏輯門電路掌握與、或、非三種基本邏輯門電路的符號、真值表和邏輯功能。01基本定理與分析方法邏輯代數(shù)基本定理掌握邏輯代數(shù)的基本定理，如德摩根定理、結合律、分配律等。01邏輯函數(shù)化簡學習如何運用邏輯代數(shù)基本定理進行邏輯函數(shù)的化簡和優(yōu)化。02邏輯電路分析方法了解邏輯電路分析的基本方法，如真值表法、代數(shù)法等。0302邏輯代數(shù)基礎布爾運算規(guī)則布爾代數(shù)基本概念布爾代數(shù)是一種用于描述客觀事物邏輯關系的數(shù)學工具，包含變量、常量、運算等基本元素。02040301運算優(yōu)先級在布爾代數(shù)中，與運算的優(yōu)先級高于或運算，括號可以改變運算的優(yōu)先級。基本運算規(guī)則布爾代數(shù)中的基本運算包括與、或、非三種，通過這些基本運算可以組合出各種復雜的邏輯表達式。運算的滿足條件布爾代數(shù)中的運算滿足交換律、結合律、分配律等基本運算法則?？ㄖZ圖化簡法卡諾圖的基本概念卡諾圖是一種用于化簡邏輯表達式的圖形工具，將邏輯表達式的變量與圖形中的方格相對應。卡諾圖的繪制方法根據(jù)邏輯表達式，將對應變量在卡諾圖中標出，并按照一定規(guī)則將相鄰的方格圈起來?；喸瓌t在卡諾圖中，盡量圈出最大的正方形或長方形，從而得到最簡的邏輯表達式?？ㄖZ圖化簡法的優(yōu)點卡諾圖化簡法直觀、簡單，特別適用于化簡變量較少的邏輯表達式。邏輯表達式可以通過真值表來表示其邏輯關系，真值表列出了所有可能的輸入變量取值組合及對應的輸出值。邏輯表達式與真值表通過轉換邏輯表達式，可以更方便地實現(xiàn)邏輯電路的設計和優(yōu)化，降低電路復雜度和成本。表達式轉換的目的將邏輯表達式轉換為等價的其他形式，如將“與”運算轉換為“或”運算，或將“或”運算轉換為“與”運算。表達式轉換方法010302邏輯表達式轉換在轉換過程中，應保持邏輯表達式與原表達式的邏輯關系一致，避免出現(xiàn)邏輯錯誤。轉換注意事項0403組合邏輯電路設計組合電路設計流程明確設計需求邏輯函數(shù)表達邏輯函數(shù)化簡邏輯電路實現(xiàn)根據(jù)實際需求，確定輸入、輸出變量及其邏輯關系。將需求轉化為邏輯函數(shù)表達式，包括與、或、非等基本邏輯運算。利用代數(shù)法、卡諾圖等方法對邏輯函數(shù)進行化簡，降低電路復雜性。根據(jù)化簡后的邏輯函數(shù)，選擇合適的邏輯門電路進行實現(xiàn)。常用組合模塊解析加法器實現(xiàn)二進制數(shù)的加法運算，包括半加器和全加器。01編碼器將二進制代碼轉換為另一種二進制代碼或特定的輸出信號。02譯碼器將輸入的二進制代碼轉換為相應的輸出信號，常用于顯示和控制電路。03數(shù)據(jù)選擇器根據(jù)控制信號從多個輸入信號中選擇一個進行輸出，實現(xiàn)數(shù)據(jù)的傳輸和分配。04競爭冒險現(xiàn)象處理競爭當兩個或多個信號同時改變并影響同一電路時，可能會產(chǎn)生競爭現(xiàn)象，導致電路輸出不穩(wěn)定。冒險競爭冒險消除在競爭條件下，電路可能出現(xiàn)瞬間錯誤輸出，稱為冒險。通過修改電路設計，如增加冗余邏輯、使用時鐘同步等方法，消除競爭冒險現(xiàn)象。12304時序邏輯電路原理觸發(fā)器工作原理基本觸發(fā)器觸發(fā)器的特點觸發(fā)方式包括RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器等，具有置位、復位、翻轉和保持等功能。觸發(fā)器有電平觸發(fā)和邊沿觸發(fā)兩種方式，電平觸發(fā)根據(jù)輸入信號的電平?jīng)Q定觸發(fā)狀態(tài)，邊沿觸發(fā)則根據(jù)輸入信號的上升沿或下降沿觸發(fā)。觸發(fā)器具有記憶性，可以存儲一位二進制信息，是時序邏輯電路中的重要單元。同步時序電路分析所有觸發(fā)器都在同一時鐘脈沖的控制下工作，因此各觸發(fā)器狀態(tài)的變化都是同步的。同步時序電路的特點包括列出狀態(tài)轉換圖、狀態(tài)轉換表、時序圖等，通過這些方法可以分析電路的狀態(tài)轉換過程和輸出邏輯。同步時序電路分析方法根據(jù)給定的功能需求，設計出相應的同步時序電路，包括確定觸發(fā)器類型、連接方式、時鐘脈沖的產(chǎn)生等。同步時序電路的設計計數(shù)器是一種能夠累計輸入脈沖個數(shù)的時序電路，可以分為二進制計數(shù)器和非二進制計數(shù)器兩種。二進制計數(shù)器可以實現(xiàn)簡單的計數(shù)功能，而非二進制計數(shù)器則可以實現(xiàn)更為復雜的計數(shù)方式。典型時序模塊設計計數(shù)器設計寄存器是一種能夠存儲二進制信息的時序電路，由多個觸發(fā)器組成。寄存器可以分為并行寄存器和串行寄存器兩種，根據(jù)實際需求選擇使用。寄存器設計移位寄存器是一種能夠按照一定順序逐位移動數(shù)據(jù)的時序電路，可以實現(xiàn)數(shù)據(jù)的串行輸入和串行輸出，或者串行輸入和并行輸出等功能。移位寄存器在數(shù)字系統(tǒng)中具有廣泛的應用，如數(shù)碼轉換、序列發(fā)生器等。移位寄存器設計05半導體存儲技術RAM與ROM結構01RAM（隨機存取存儲器）可讀可寫，存取速度快，斷電后數(shù)據(jù)丟失，主要類型為SRAM和DRAM。02ROM（只讀存儲器）只能讀出不能寫入，斷電后數(shù)據(jù)不會丟失，包括MaskROM、ProgrammableROM（PROM）、ErasableProgrammableROM（EPROM）等。存儲器擴展方法位和字同時擴展同時增加數(shù)據(jù)位數(shù)和地址位數(shù)，以實現(xiàn)更大的存儲容量。03通過增加存儲器芯片的地址位數(shù)來擴展存儲容量，常見方法包括地址譯碼器、譯碼器擴展等。02字擴展位擴展通過增加存儲器芯片的數(shù)據(jù)位數(shù)來擴展存儲容量，主要方法包括并聯(lián)和串聯(lián)擴展。01主流存儲器件比較SRAM速度快、功耗低，但集成度低、價格高；DRAM集成度高、價格低，但速度較慢且需要刷新電路。SRAM與DRAMROM與FlashSSD與HDDROM只能讀出不能寫入，而Flash可以多次擦寫且掉電后數(shù)據(jù)不丟失，但Flash的寫入速度較慢且有一定的寫入次數(shù)限制。SSD速度快、功耗低、抗震性能強，但價格較高且容量相對較小；HDD價格低、容量大，但速度較慢且易受機械沖擊損壞。06實驗與應用實例數(shù)字鐘電路實現(xiàn)通過74LS90N芯片級聯(lián)實現(xiàn)多位計時功能，并設計顯示電路與調整電路。數(shù)字鐘電路設計基于Verilog或VHDL等硬件描述語言，編寫計時、顯示及校準程序。數(shù)字鐘程序開發(fā)通過實際測試，檢查時鐘的準確性、穩(wěn)定性及顯示清晰度，并進行優(yōu)化設計。數(shù)字鐘測試與優(yōu)化FPGA基礎開發(fā)案例FPGA開發(fā)環(huán)境搭建熟悉Quartus、Vivado等FPGA開發(fā)環(huán)境，配置硬件與軟件資源。01FPGA基礎電路設計掌握基本邏輯單元設計，如觸發(fā)器、寄存器、加法器等，并進行仿真驗證。02FPGA高級功能開發(fā)利用FPGA實現(xiàn)復雜數(shù)字系統(tǒng)，如數(shù)字濾波器、信號發(fā)生器、通信模塊等，并進行綜合測試。03典型數(shù)字系統(tǒng)故障診斷