第6章時(shí)序邏輯電路6.1時(shí)序電路概述6.2時(shí)序邏輯電路的分析和設(shè)計(jì)6.3計(jì)數(shù)器6.4寄存器6.5序列信號(hào)發(fā)生器 6.1時(shí)序邏輯電路概述

6.1.1時(shí)序邏輯電路的特點(diǎn)

與組合邏輯電路相比，時(shí)序邏輯電路有兩個(gè)特點(diǎn)：第一，時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩部分，存儲(chǔ)電路具有記憶功能，通常由觸發(fā)器組成；第二，存儲(chǔ)電路的狀態(tài)反饋到組合邏輯電路的輸入端，與外部輸入信號(hào)共同決定組合邏輯電路的輸出。組合邏輯電路的輸出除包含外部輸出外，還包含連接到存儲(chǔ)電路的內(nèi)部輸出，它將控制存儲(chǔ)電路狀態(tài)的轉(zhuǎn)移。(6－1－1)圖6－1－1時(shí)序邏輯電路的結(jié)構(gòu)框圖6.1.2時(shí)序邏輯電路的分類

時(shí)序邏輯電路根據(jù)存儲(chǔ)電路的狀態(tài)改變是否在同一個(gè)時(shí)鐘信號(hào)控制下同時(shí)發(fā)生的，分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。在同步時(shí)序邏輯電路中，所有的存儲(chǔ)電路的狀態(tài)改變是在同一個(gè)時(shí)鐘信號(hào)控制下同步進(jìn)行的。而在異步時(shí)序邏輯電路中，不是所有的存儲(chǔ)電路都使用同一個(gè)時(shí)鐘信號(hào)，因而存儲(chǔ)電路的狀態(tài)變化不是同步進(jìn)行的，在時(shí)間上有先有后。

時(shí)序邏輯電路按輸出信號(hào)的特點(diǎn)又可以分為米里(Mealy)型和摩爾(Moore)型時(shí)序電路兩種。米里型時(shí)序電路的輸出函數(shù)為Z=F(X，Q)，即某時(shí)刻的輸出取決于該時(shí)刻的外部輸入X和內(nèi)部狀態(tài)Q，摩爾型時(shí)序電路的輸出函數(shù)為Z=F(Q)，即輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)，而和該時(shí)刻的外部輸入信號(hào)無關(guān)。6.2時(shí)序邏輯電路的分析和設(shè)計(jì)

6.2.1時(shí)序邏輯電路的一般分析方法

所謂時(shí)序邏輯電路的分析，就是根據(jù)給定的時(shí)序邏輯電路圖，找出該時(shí)序邏輯電路在輸入信號(hào)及時(shí)鐘信號(hào)作用下，存儲(chǔ)電路的狀態(tài)變化規(guī)律及電路的輸出，從而了解該時(shí)序邏輯電路所完成的邏輯功能。描述時(shí)序邏輯電路的功能，一般采用存儲(chǔ)電路的狀態(tài)轉(zhuǎn)移方程、電路的輸出方程、狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖、工作波形(時(shí)序圖)等方法。分析時(shí)序邏輯電路的一般步驟如下：

(1)分析電路是同步時(shí)序邏輯電路還是異步時(shí)序邏輯電路、觸發(fā)器的類型、有無輸入及輸出信號(hào)。

(2)根據(jù)電路圖寫出時(shí)鐘方程，同步時(shí)序邏輯電路的所有觸發(fā)器由于受同一個(gè)時(shí)鐘信號(hào)控制，時(shí)鐘方程可不寫，異步時(shí)序邏輯電路的所有觸發(fā)器由于不是受同一個(gè)時(shí)鐘信號(hào)控制，應(yīng)考慮時(shí)鐘條件，寫出時(shí)鐘方程。

(3)根據(jù)電路圖寫出各觸發(fā)器的驅(qū)動(dòng)方程(激勵(lì)函數(shù))和電路的輸出方程(輸出函數(shù)表達(dá)式)。

(4)將各觸發(fā)器的驅(qū)動(dòng)方程代入該觸發(fā)器的特征方程(狀態(tài)方程)，寫出觸發(fā)器的狀態(tài)轉(zhuǎn)移方程。

(5)根據(jù)各觸發(fā)器的狀態(tài)轉(zhuǎn)移方程和電路的輸出方程列出狀態(tài)轉(zhuǎn)移表。

(6)根據(jù)狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖和時(shí)序圖(工作波形圖)。

(7)分析電路的邏輯功能。6.2.2同步時(shí)序邏輯電路的分析

在同步時(shí)序邏輯電路中，由于所有的觸發(fā)器都由同一個(gè)時(shí)鐘信號(hào)來觸發(fā)，它只控制觸發(fā)器的翻轉(zhuǎn)時(shí)刻，而對(duì)觸發(fā)器翻轉(zhuǎn)到何種狀態(tài)無影響，因此，在分析同步時(shí)序邏輯電路時(shí)，可不考慮時(shí)鐘條件。

分析同步時(shí)序邏輯電路的步驟如下：

(1)根據(jù)電路圖寫出各觸發(fā)器的驅(qū)動(dòng)方程(激勵(lì)函數(shù))和電路的輸出方程(輸出函數(shù)表達(dá)式)。

(2)將各觸發(fā)器的驅(qū)動(dòng)方程代入該觸發(fā)器的特征方程(狀態(tài)方程)，寫出觸發(fā)器的狀態(tài)轉(zhuǎn)移方程。

(3)根據(jù)各觸發(fā)器的狀態(tài)轉(zhuǎn)移方程和電路的輸出方程列出狀態(tài)轉(zhuǎn)移表。

(4)根據(jù)狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖和時(shí)序圖(工作波形圖)。

(5)分析電路的邏輯功能?！纠?－2－1】分析圖6－2－1所示同步時(shí)序電路的邏輯功能。

解由圖6－2－1可見，該時(shí)序電路是由兩個(gè)JK觸發(fā)器作為存儲(chǔ)電路和異或門構(gòu)成的。各級(jí)觸發(fā)器受同一CP控制，所以為同步時(shí)序電路。

(1)寫出驅(qū)動(dòng)方程:(6－2－1)

(2)寫出特征方程和狀態(tài)轉(zhuǎn)移方程。

特征方程：(6－2－2)狀態(tài)轉(zhuǎn)移方程：（6-2-3）(4)畫狀態(tài)轉(zhuǎn)移圖和時(shí)序圖。根據(jù)狀態(tài)轉(zhuǎn)移表6－2－1可畫出狀態(tài)轉(zhuǎn)移圖如圖6－2－2所示。圖6－2－2例6－2－1狀態(tài)轉(zhuǎn)移圖

在狀態(tài)轉(zhuǎn)移圖中，圓圈內(nèi)標(biāo)明電路的各個(gè)狀態(tài)，箭頭指示狀態(tài)的轉(zhuǎn)移方向，箭頭旁標(biāo)注狀態(tài)轉(zhuǎn)移前輸入變量值及輸出值，通常將輸入變量值寫在斜線左邊，輸出值寫在斜線右邊。本例中因無輸出值，因此斜線右邊沒有標(biāo)注。根據(jù)狀態(tài)表表6－2－1或狀態(tài)轉(zhuǎn)移圖圖6－2－2可畫出時(shí)序圖如圖6－2－3所示。圖6－2－3例6－2－1時(shí)序圖(5)分析邏輯功能。從以上分析可以看出，當(dāng)外部輸入X=0時(shí)，狀態(tài)轉(zhuǎn)移按00→01→10→11→00→…規(guī)律變化，實(shí)現(xiàn)四進(jìn)制加法計(jì)數(shù)器的功能；當(dāng)X=1時(shí)，狀態(tài)轉(zhuǎn)移按00→11→10→01→00→…規(guī)律變化，實(shí)現(xiàn)四進(jìn)制減法計(jì)數(shù)器的功能。所以，該電路是一個(gè)同步四進(jìn)制可逆計(jì)數(shù)器。X為加/減控制信號(hào)。

【例6－2－2】分析圖6－2－4所示同步時(shí)序電路的邏輯功能。圖6－2－4例6－2－2同步時(shí)序邏輯電路

解由圖6－2－4可見，該時(shí)序電路是由3個(gè)JK觸發(fā)器構(gòu)成的。各級(jí)觸發(fā)器受同一CP控制，所以為同步時(shí)序電路。

(1)寫出驅(qū)動(dòng)方程和輸出方程。

驅(qū)動(dòng)方程：(6－2－4)輸出方程：(6－2－5)

(2)寫出特征方程和狀態(tài)轉(zhuǎn)移方程。

特征方程：(6－2－6)狀態(tài)轉(zhuǎn)移方程：(6－2－7)表6－2－2例6－2－2同步時(shí)序電路狀態(tài)轉(zhuǎn)移表(4)畫狀態(tài)轉(zhuǎn)移圖和時(shí)序圖。根據(jù)狀態(tài)轉(zhuǎn)移表6－2－2可畫出狀態(tài)轉(zhuǎn)移圖如圖6－2－5所示，時(shí)序圖如圖6－2－6所示。圖6－2－5例6－2－2狀態(tài)轉(zhuǎn)移圖圖6－2－6例6－2－2時(shí)序圖

(5)分析邏輯功能。從以上分析可以看出，該電路具有5個(gè)有效計(jì)數(shù)狀態(tài)和3個(gè)偏離狀態(tài)，3個(gè)偏離狀態(tài)101、110、111經(jīng)過一個(gè)計(jì)數(shù)脈沖的作用進(jìn)入到有效計(jì)數(shù)狀態(tài)，計(jì)數(shù)器正常循環(huán)計(jì)數(shù)。這種偏離狀態(tài)經(jīng)過若干計(jì)數(shù)脈沖作用后能自動(dòng)回到有效循環(huán)的特性稱為具有自啟動(dòng)性。因此該電路是一個(gè)具有自啟動(dòng)性的同步五進(jìn)制加法計(jì)數(shù)器。6.2.3異步時(shí)序邏輯電路的分析

異步時(shí)序邏輯電路的分析方法與同步時(shí)序邏輯電路基本相同。但在異步時(shí)序邏輯電路中，由于并非所有觸發(fā)器都由同一個(gè)時(shí)鐘脈沖信號(hào)來觸發(fā)，因此，在分析異步時(shí)序邏輯電路時(shí)，應(yīng)考慮時(shí)鐘條件，即寫出時(shí)鐘方程。分析異步時(shí)序邏輯電路的步驟如下：

(1)根據(jù)電路圖寫出各觸發(fā)器的時(shí)鐘方程。

(2)根據(jù)電路圖寫出各觸發(fā)器的驅(qū)動(dòng)方程(激勵(lì)函數(shù))和電路的輸出方程(輸出函數(shù)表達(dá)式)。

(3)將各觸發(fā)器的驅(qū)動(dòng)方程代入該觸發(fā)器的特征方程(狀態(tài)方程)，寫出觸發(fā)器的狀態(tài)轉(zhuǎn)移方程。

(4)根據(jù)各觸發(fā)器的狀態(tài)轉(zhuǎn)移方程和電路的輸出方程列出狀態(tài)轉(zhuǎn)移表。

(5)根據(jù)狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖和時(shí)序圖(工作波形圖)。

(6)分析電路的邏輯功能。

【例6－2－3】分析圖6－2－7所示異步時(shí)序電路的邏輯功能。圖6－2－7例6－2－3異步時(shí)序邏輯電路

解由圖6－2－7可見，該時(shí)序電路是由3個(gè)JK觸發(fā)器組成的。第2級(jí)觸發(fā)器受Q1控制，而其他兩個(gè)觸發(fā)器受CP脈沖控制，所以為異步時(shí)序電路。

(1)寫出時(shí)鐘方程:(6－2－8)(2)寫出驅(qū)動(dòng)方程:(6－2－9)

(3)寫出特征方程和狀態(tài)轉(zhuǎn)移方程。

特征方程：(6－2－10)狀態(tài)轉(zhuǎn)移方程：(6－2－11)表6－2－3例6－2－3異步時(shí)序電路狀態(tài)轉(zhuǎn)移表(5)畫狀態(tài)轉(zhuǎn)移圖和時(shí)序圖。根據(jù)狀態(tài)轉(zhuǎn)移表6－2－3可畫出狀態(tài)轉(zhuǎn)移圖如圖6－2－8所示，時(shí)序圖如圖6－2－9所示。圖6－2－8例6－2－3狀態(tài)轉(zhuǎn)移圖圖6－2－9例6－2－3時(shí)序圖(6)分析邏輯功能。從以上分析可以看出，該電路具有5個(gè)有效計(jì)數(shù)狀態(tài)和3個(gè)偏離狀態(tài)，偏離狀態(tài)在時(shí)鐘脈沖作用下能夠自動(dòng)回到有效循環(huán)計(jì)數(shù)狀態(tài)，因此該電路是一個(gè)具有自啟動(dòng)性的異步五進(jìn)制加法計(jì)數(shù)器。6.2.4同步時(shí)序邏輯電路的設(shè)計(jì)

時(shí)序邏輯電路的設(shè)計(jì)是分析的逆過程，就是根據(jù)給定的邏輯功能要求，設(shè)計(jì)出相應(yīng)的邏輯電路。一般來說，同步時(shí)序邏輯電路比異步時(shí)序邏輯電路工作更穩(wěn)定可靠，所以實(shí)際的應(yīng)用電路大多數(shù)被設(shè)計(jì)成同步時(shí)序邏輯電路。這里主要介紹同步時(shí)序邏輯電路的設(shè)計(jì)。

對(duì)于同步時(shí)序邏輯電路而言，電路設(shè)計(jì)的關(guān)鍵是確定狀態(tài)轉(zhuǎn)移的規(guī)律，求出各觸發(fā)器的驅(qū)動(dòng)方程和外部輸出方程。其設(shè)計(jì)的一般步驟如下：

(1)根據(jù)邏輯要求，建立原始狀態(tài)圖或狀態(tài)表。

(2)化簡(jiǎn)原始狀態(tài)，消去多余狀態(tài)。

(3)狀態(tài)分配，即將簡(jiǎn)化后的狀態(tài)用二進(jìn)制代碼表示。

(4)選擇觸發(fā)器類型，并根據(jù)分配后的狀態(tài)表，確定驅(qū)動(dòng)方程和輸出方程。

(5)檢查自啟動(dòng)性，若不能自啟動(dòng)，則修改設(shè)計(jì)使其能夠自啟動(dòng)。

(6)畫邏輯電路圖。下面通過舉例，對(duì)上述各步驟做進(jìn)一步說明。

【例6－2－4】設(shè)計(jì)一個(gè)“111”序列檢測(cè)器。該電路具有一個(gè)輸入端x和一個(gè)輸出端z，當(dāng)連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)，電路輸出為1，否則輸出為0。

解

(1)建立原始狀態(tài)圖或狀態(tài)表。序列檢測(cè)器的輸入信號(hào)為一串隨機(jī)信號(hào)，假設(shè)用變量X表示，輸出為檢測(cè)結(jié)果，假設(shè)用變量Z表示。根據(jù)設(shè)計(jì)命題的要求，可分析出輸入X和輸出Z之間的關(guān)系為

X：0110111011110

Z：0000001000110為了能從串行輸入序列信號(hào)中識(shí)別“111”序列，電路必須具有記憶功能，即通過電路的狀態(tài)來記憶并區(qū)分前面已經(jīng)輸入的情況。設(shè)在沒有輸入1之前電路的狀態(tài)是S0，輸出為0；輸入一個(gè)1后狀態(tài)變?yōu)镾1，輸出為0；輸入兩個(gè)1后狀態(tài)變?yōu)镾2，輸出為0；輸入三個(gè)或三個(gè)以上1后狀態(tài)變?yōu)镾3，輸出為1。

根據(jù)題意，可得電路的原始狀態(tài)表如表6－2－4所示，原始狀態(tài)圖如圖6－2－10所示。表6－2－4例6－2－4原始狀態(tài)表圖6－2－10例6－2－4原始狀態(tài)圖(2)狀態(tài)化簡(jiǎn)。根據(jù)表6－2－4原始狀態(tài)表,用直接觀測(cè)法可知，如分別以S2和S3為原態(tài)，則在X=0和X=1的情況下，輸出相同，而次態(tài)也相同，這時(shí)稱S2和S3兩個(gè)狀態(tài)是等價(jià)的。兩個(gè)等價(jià)的狀態(tài)可以去掉一個(gè)，如果去掉S3，用S2代替S3，則可得化簡(jiǎn)后的狀態(tài)表，如表6－2－5所示。表6－2－5例6－2－4簡(jiǎn)化狀態(tài)表

(3)狀態(tài)分配。該時(shí)序電路共有3個(gè)狀態(tài)，根據(jù)2n-1＜M≤2n，可以確定觸發(fā)器個(gè)數(shù)為2個(gè)，即用2個(gè)觸發(fā)器來記憶3個(gè)不同的狀態(tài)。由于2個(gè)觸發(fā)器有4種不同的組合(00、01、10、11)，假設(shè)S0=00，S1=10，S2=11，這樣可得分配后的狀態(tài)表如表6－2－6所示，它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)。表6－2－6例6－2－4二進(jìn)制狀態(tài)表(6－2－12)最后的驅(qū)動(dòng)方程和輸出方程為(6－2－13)圖6－2－11例6－2－4次態(tài)與輸出卡諾圖

(5)檢查自啟動(dòng)性。狀態(tài)圖如圖6－2－12所示，具有自啟動(dòng)性。圖6－2－12例6－2－4狀態(tài)圖(6)畫邏輯電路圖?！?11”序列檢測(cè)器的邏輯電路圖如圖6－2－13所示。圖6－2－13例6－2－4“111”序列檢測(cè)器邏輯電路圖【例6－2－5】

用JK觸發(fā)器設(shè)計(jì)一個(gè)模4可逆計(jì)數(shù)器。X為控制信號(hào)，當(dāng)X=0時(shí)，電路執(zhí)行加法計(jì)數(shù)；當(dāng)X=1時(shí)，電路執(zhí)行減法計(jì)數(shù)。

解模4可逆計(jì)數(shù)器有4個(gè)狀態(tài)，設(shè)分別為S0=00，S1=01，S2=10，S3=11，由題意可得可逆計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖如圖6－2－14所示。由于模4可逆計(jì)數(shù)器必須要有4個(gè)記憶狀態(tài)，所以不需要再簡(jiǎn)化。該時(shí)序電路共有4個(gè)狀態(tài)，根據(jù)2n-1＜M≤2n，可以確定觸發(fā)器個(gè)數(shù)為2個(gè)，即用2個(gè)JK觸發(fā)器來記憶4個(gè)不同的狀態(tài)。JK觸發(fā)器激勵(lì)表如表6－2－7所示。圖6－2－14例6－2－5狀態(tài)轉(zhuǎn)移圖表6－2－7

JK觸發(fā)器激勵(lì)表圖6－2－15例6－2－5驅(qū)動(dòng)卡諾圖

化簡(jiǎn)卡諾圖，可得驅(qū)動(dòng)方程如下：(6－2－14)因此，模4可逆計(jì)數(shù)器的邏輯電路如圖6－2－16所示。圖6－2－16例6－2－5邏輯電路圖【例6－2－6】用D觸發(fā)器設(shè)計(jì)一個(gè)模6同步計(jì)數(shù)器，要求時(shí)序?yàn)?→1→3→7→6→4→0。

解根據(jù)題意可畫出如圖6－2－17所示的原始狀態(tài)轉(zhuǎn)移圖。由于模6同步計(jì)數(shù)器必須要有6個(gè)記憶狀態(tài)，所以不需要再簡(jiǎn)化。該時(shí)序電路共有6個(gè)狀態(tài)，根據(jù)2n-1＜M≤2n，可以確定觸發(fā)器個(gè)數(shù)為3個(gè)，即用3個(gè)D觸發(fā)器來記憶6個(gè)不同的狀態(tài)。圖6－2－17例6－2－6狀態(tài)轉(zhuǎn)移圖

由圖6－2－17狀態(tài)轉(zhuǎn)移圖可以畫出次態(tài)卡諾圖如圖6－2－18所示。由于狀態(tài)轉(zhuǎn)移圖中010和101兩個(gè)狀態(tài)未出現(xiàn)(偏離狀態(tài))，所以作任意項(xiàng)處理。

化簡(jiǎn)卡諾圖，可得狀態(tài)轉(zhuǎn)移方程和驅(qū)動(dòng)方程如下：(6－2－15)圖6－2－18例6－2－6次態(tài)卡諾圖圖6－2－19例6－2－6狀態(tài)圖

從圖6－2－19中可以看出，該電路一旦受了干擾，進(jìn)入010或101狀態(tài)后，在時(shí)鐘信號(hào)作用下，就會(huì)出現(xiàn)這兩個(gè)狀態(tài)的循環(huán)，始終不能進(jìn)入有效狀態(tài)，這種情況稱為計(jì)數(shù)器出現(xiàn)了堵塞現(xiàn)象，這樣的計(jì)數(shù)器不具有自啟動(dòng)性。

為了消除計(jì)數(shù)器的堵塞，可以加清零或置位信號(hào)，強(qiáng)迫計(jì)數(shù)器脫離堵塞循環(huán)序列而進(jìn)入有效序列。另外在設(shè)計(jì)時(shí)，應(yīng)該使其具有自啟動(dòng)特性，一般是修改設(shè)計(jì)。其方法是打破偏離狀態(tài)的循環(huán)，使某一偏離狀態(tài)在時(shí)鐘信號(hào)作用下轉(zhuǎn)移到有效序列中。因?yàn)樵谠瓉碓O(shè)計(jì)時(shí)，這些偏離狀態(tài)都作為任意項(xiàng)處理，沒有確定的轉(zhuǎn)移方向，現(xiàn)在要使某一偏離狀態(tài)有確定的轉(zhuǎn)移方向。例如打破010→101的轉(zhuǎn)移，令010→100，進(jìn)入有效序列。修改后的次態(tài)卡諾圖如圖6－2－20所示。圖6－2－20例6－6修改后的次態(tài)卡諾圖重新化簡(jiǎn)卡諾圖，可得狀態(tài)轉(zhuǎn)移方程和驅(qū)動(dòng)方程如下：(6－2－16)重新根據(jù)以上狀態(tài)轉(zhuǎn)移方程進(jìn)行自啟動(dòng)檢查。其完整的狀態(tài)圖如圖6－2－21所示，由圖可知該電路具有自啟動(dòng)特性。圖6－2－21例6－2－6修改后的狀態(tài)圖圖6－2－22例6－2－6邏輯電路圖 6.3計(jì)數(shù)器

6.3.1同步計(jì)數(shù)器

1.同步二進(jìn)制加法計(jì)數(shù)器

圖6－3－1同步二進(jìn)制加法計(jì)數(shù)器驅(qū)動(dòng)方程和輸出方程為(6－3－1)因此，各級(jí)觸發(fā)器狀態(tài)轉(zhuǎn)移方程為(6－3－2)表6－3－1同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移表圖6－3－2

4位二進(jìn)制同步加法計(jì)數(shù)器的時(shí)序圖

由圖6－3－2可知，若計(jì)數(shù)脈沖頻率為fcp，則輸出端Q1、Q2、Q3、Q4的頻率依次為fcp的1/2、1/4、1/8、1/16，因此模值為16的計(jì)數(shù)器也可看做是16分頻器。各種模值為M的計(jì)數(shù)器均可以看做為M分頻器。

以上電路特點(diǎn)可推廣到2n進(jìn)制(n位二進(jìn)制)同步加法計(jì)數(shù)器。2n進(jìn)制同步加法計(jì)數(shù)器電路規(guī)律為：需要N個(gè)觸發(fā)器，每個(gè)觸發(fā)器為JK觸發(fā)器；若構(gòu)成加法計(jì)數(shù)器，則要求：

驅(qū)動(dòng)方程：(6－3－3)輸出方程：(6－3－4)

2.同步二進(jìn)制減法計(jì)數(shù)器

2n進(jìn)制(n位二進(jìn)制)同步減法計(jì)數(shù)器電路規(guī)律為：需要N個(gè)觸發(fā)器，每個(gè)觸發(fā)器為JK觸發(fā)器；若構(gòu)成減法計(jì)數(shù)器，則要求：

驅(qū)動(dòng)方程：(6－3－5)輸出方程：(6－3－6)

3.同步十進(jìn)制可逆計(jì)數(shù)器

圖6－3－3所示為同步十進(jìn)制可逆計(jì)數(shù)器電路。它由4個(gè)JK觸發(fā)器組成，均接成T觸發(fā)器的形式。圖6－3－3同步十進(jìn)制可逆計(jì)數(shù)器表6－3－2同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)表一(有效狀態(tài))圖6-3-4同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)圖圖6－3－5

3位二進(jìn)制異步加法計(jì)數(shù)器的邏輯圖和波形圖(下降沿)圖6－3－6

3位二進(jìn)制異步減法計(jì)數(shù)器的邏輯圖和波形圖(下降沿)6.3.3集成計(jì)數(shù)器舉例

1.集成同步計(jì)數(shù)器

集成同步計(jì)數(shù)器的產(chǎn)品型號(hào)較多，屬4位二進(jìn)制計(jì)數(shù)器的有54/741LS161、54/741LS163等，屬十進(jìn)制計(jì)數(shù)器的有54/741LS160、54/741LS162等，屬4位二進(jìn)制可逆計(jì)數(shù)器的有54/741LS169、54/741LS191、54/741LS193等，屬十進(jìn)制可逆計(jì)數(shù)器的有54/741LS190、54/741LS192等，這些計(jì)數(shù)器均有對(duì)應(yīng)的CMOS集成電路。

74LS161的功能表如表6－3－4所示。由該表可知，74LS161具有以下功能：

(1)異步清零。當(dāng)Cr為低電平0時(shí)，不論其他輸入端的狀態(tài)如何，計(jì)數(shù)器的輸出將被置為0，由于清零與時(shí)鐘CP無關(guān)，故稱為異步清零。

(2)同步并行預(yù)置數(shù)。在Cr為高電平1的條件下，當(dāng)LD為低電平0，且有時(shí)鐘脈沖CP的上升沿作用時(shí)，D~A輸入端的數(shù)據(jù)將分別被QD~QA所接收。表6－3－4

74LS161功能表圖6－3－8

74LS161的時(shí)序圖2)741LS160

74LS160是具有清零、置數(shù)、計(jì)數(shù)、保持四種功能的集成十進(jìn)制計(jì)數(shù)器，其功能、邏輯符號(hào)和外引線排列與74LS161相同，不同的是進(jìn)位輸出端CO=CTT·QD·QA。74LS160在正常計(jì)數(shù)時(shí)，按8421BCD碼加法計(jì)數(shù)規(guī)律計(jì)數(shù)，當(dāng)QDQCQBQA=1001，并且CTT=1時(shí)，進(jìn)位輸出端CO=1。

74LS160在計(jì)數(shù)功能下的狀態(tài)轉(zhuǎn)移圖如圖6－3－9所示。圖6－3－9

74LS160在計(jì)數(shù)功能下的狀態(tài)轉(zhuǎn)移圖3)741LS163

741LS163是具有清零、置數(shù)、計(jì)數(shù)、保持四種功能的集成4位同步二進(jìn)制加法計(jì)數(shù)器。其邏輯符號(hào)和外引線排列與74LS161相同，置數(shù)，計(jì)數(shù)，保持功能也與74LS161相同，不同的是清零功能與74LS161不同，采用同步清零方式。Cr為低電平0時(shí)，不論其他輸入端的狀態(tài)如何，當(dāng)時(shí)鐘脈沖CP的上升沿來到后，計(jì)數(shù)器的輸出將被置為0，由于清零與時(shí)鐘CP上升沿同步，因此稱為同步清零。74LS163的功能表如表6－3－5所示，時(shí)序圖如圖6－3－10所示，由時(shí)序圖可以清楚地看到74LS163的功能和各控制信號(hào)間的時(shí)序關(guān)系。表6－3－5

74LS163功能表圖6－3－1074LS163的時(shí)序圖4)741LS162

74LS162是具有清零、置數(shù)、計(jì)數(shù)、保持四種功能的集成十進(jìn)制計(jì)數(shù)器，其功能、邏輯符號(hào)和外引線排列與74LS163相同，不同的是進(jìn)位輸出端CO=CTT·QD·QA。74LS162在正常計(jì)數(shù)時(shí)，按8421BCD碼加法計(jì)數(shù)規(guī)律計(jì)數(shù)，當(dāng)QDQCQBQA=1001，并且CTT=1時(shí)，進(jìn)位輸出端CO=1。表6－3－6

74LS193功能表表6－3－7

74LS191功能表

2.集成異步計(jì)數(shù)器

常用的集成異步計(jì)數(shù)器有二-五-十進(jìn)制異步計(jì)數(shù)器54/74LS290、十進(jìn)制異步計(jì)數(shù)器54/74LS196、4位二進(jìn)制異步計(jì)數(shù)器54/74LS197和54/74LS293、雙4位二進(jìn)制異步計(jì)數(shù)器54/74LS393等。

圖6－3－11(a)、(b)所示為74LS290的內(nèi)部邏輯電路及傳統(tǒng)邏輯符號(hào)，功能表如表6－3－8所示。圖6－3－11

74LS290的內(nèi)部邏輯電路及傳統(tǒng)邏輯符號(hào)表6－3－8

74LS290功能表圖6－3－12

74LS290實(shí)現(xiàn)二進(jìn)制和五進(jìn)制計(jì)數(shù)器的電路圖

實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器有兩種接法，分別為8421BCD碼十進(jìn)制計(jì)數(shù)器和5421BCD碼十進(jìn)制計(jì)數(shù)器，如圖6-3-13所示。圖6-3-13（a）是8421BCD碼接法，先模2計(jì)數(shù)，后模5計(jì)數(shù)，由QD

、QC

、QB、QA輸出8421BCD碼，最高位QD作為進(jìn)位輸出。圖6-3-13（b）是5421BCD碼接法，先模5計(jì)數(shù)，后模2計(jì)數(shù)，由QA、QD

、QC

、QB輸出5421BCD碼，最高位QA作為進(jìn)位輸出。兩種接法的狀態(tài)轉(zhuǎn)換表如表6-3-9所示。圖6－3－13

74LS290實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器的兩種接法表6－3－9

74LS290實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)有兩種接法的狀態(tài)轉(zhuǎn)移表

6.3.4集成計(jì)數(shù)器的應(yīng)用

1.計(jì)數(shù)器的級(jí)聯(lián)

一片集成計(jì)數(shù)器的計(jì)數(shù)容量不夠時(shí)，可以用若干片集成計(jì)數(shù)器級(jí)聯(lián)，這時(shí)的總?cè)萘繛楦髌?jì)數(shù)容量(計(jì)數(shù)長(zhǎng)度)的乘積，如n片十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)后電路的總?cè)萘繛镹=10n，n片十六進(jìn)制計(jì)數(shù)器級(jí)聯(lián)后電路的總?cè)萘繛镹=16n

。

計(jì)數(shù)器的級(jí)聯(lián)有同步級(jí)聯(lián)和異步級(jí)聯(lián)兩種。同步級(jí)聯(lián)時(shí)將外部時(shí)鐘脈沖同時(shí)連接到各片集成計(jì)數(shù)器的時(shí)鐘輸入端，低位片的進(jìn)位輸出作為高位片的片選信號(hào)或計(jì)數(shù)脈沖的輸入選通信號(hào)，使得各級(jí)計(jì)數(shù)器可以同步地工作；異步連接時(shí)，計(jì)數(shù)脈沖只加到低位片上，低位片的進(jìn)位輸出作為高位片的時(shí)鐘輸入脈沖。異步級(jí)聯(lián)具有異步計(jì)數(shù)器延遲比較大的缺點(diǎn)，對(duì)于異步計(jì)數(shù)器，以及沒有計(jì)數(shù)控制端的同步計(jì)數(shù)器，只能采用異步級(jí)聯(lián)。

【例6－3－1】用74LS161構(gòu)成8位二進(jìn)制計(jì)數(shù)器。

74LS161是4位二進(jìn)制計(jì)數(shù)器，所以要用兩片74LS161實(shí)現(xiàn)8位二進(jìn)制計(jì)數(shù)器(即N=162=256)。圖6－3－14和圖6－3－15分別為同步級(jí)聯(lián)和異步級(jí)聯(lián)電路圖。

同步級(jí)聯(lián)：低位片的進(jìn)位信號(hào)(CO)作為高位片的使能信號(hào)(并行進(jìn)位)。

異步級(jí)聯(lián)：低位片的進(jìn)位信號(hào)(CO)作為高位片的時(shí)鐘脈沖(串行進(jìn)位)。圖6－3－14

74LS161構(gòu)成8位二進(jìn)制同步計(jì)數(shù)器圖6－3－15

74LS161構(gòu)成8位二進(jìn)制異步計(jì)數(shù)器

【例6－3－2】用74LS161構(gòu)成12位二進(jìn)制同步計(jì)數(shù)器。用74LS161構(gòu)成的12位二進(jìn)制同步計(jì)數(shù)器電路圖如圖6－3－16所示。圖6－3－16

74LS161構(gòu)成12位二進(jìn)制同步計(jì)數(shù)器

2.采用中規(guī)模集成器件設(shè)計(jì)任意模值計(jì)數(shù)(分頻)器

應(yīng)用N進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)任意模值M(M＜N)計(jì)數(shù)分頻時(shí)，主要是從N進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移表中跳躍N-M個(gè)狀態(tài)，從而得到M個(gè)狀態(tài)轉(zhuǎn)移的模M計(jì)數(shù)分頻器。通常采用計(jì)數(shù)器的清除端和置數(shù)控制端來實(shí)現(xiàn)。

1)利用清除端的復(fù)位法

由于集成計(jì)數(shù)器有異步清零的計(jì)數(shù)器，也有同步清零的計(jì)數(shù)器，所以利用清除端的復(fù)位法就有異步清零法和同步清零法兩種。異步清零法適用于具有異步清零端的集成計(jì)數(shù)器，當(dāng)N進(jìn)制計(jì)數(shù)器從S0狀態(tài)開始計(jì)數(shù)時(shí)，時(shí)鐘信號(hào)輸入M個(gè)脈沖后，N進(jìn)制計(jì)數(shù)器處于SM狀態(tài)，利用SM狀態(tài)產(chǎn)生一個(gè)清除信號(hào)，加到清除端，使計(jì)數(shù)器返回到S0狀態(tài)，這樣就跳躍了N-M個(gè)狀態(tài)，從而實(shí)現(xiàn)模M的計(jì)數(shù)分頻。

同步清零法適用于具有同步清零端的集成計(jì)數(shù)器，當(dāng)N進(jìn)制計(jì)數(shù)器從S0狀態(tài)開始計(jì)數(shù)時(shí)，時(shí)鐘信號(hào)輸入M-1個(gè)脈沖后，N進(jìn)制計(jì)數(shù)器處于SM-1狀態(tài)，利用SM-1狀態(tài)產(chǎn)生一個(gè)清除信號(hào)，當(dāng)?shù)贛個(gè)脈沖作用后，加到清除端，使計(jì)數(shù)器返回到S0狀態(tài)，這樣就跳躍了N-M個(gè)狀態(tài)，從而實(shí)現(xiàn)模M的計(jì)數(shù)分頻。設(shè)計(jì)方法如下：

(1)根據(jù)設(shè)計(jì)要求，確定有效狀態(tài)(必須從全0開始)。

(2)產(chǎn)生清除端信號(hào)。

(3)畫邏輯電路圖。

【例6－3－3】用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器(異步清零)。

(1)根據(jù)設(shè)計(jì)要求，確定十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖為(2)產(chǎn)生異步清除端信號(hào)。

(3)畫邏輯電路圖。電路如圖6－3－17所示。圖6－3－17

74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器圖6－3－18

74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器時(shí)序圖圖6－3－19

74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器邏輯電路圖和時(shí)序圖

【例6－3－4】用74LS163構(gòu)成十進(jìn)制計(jì)數(shù)器(同步清零)。

(2)產(chǎn)生同步清除端信號(hào)

。

(3)畫邏輯電路圖。電路如圖6－3－20所示。圖6-3-2074LS163構(gòu)成十進(jìn)制計(jì)數(shù)器

【例6－3－5】用74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器(異步清零)。

(1)根據(jù)設(shè)計(jì)要求，將74LS290連接為按照8421BCD計(jì)數(shù)的十進(jìn)制計(jì)數(shù)器，確定七進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖為(2)產(chǎn)生異步清除端信號(hào)R=QCQBQA。(3)畫邏輯電路圖。電路如圖6－3－21所示。圖6－3－21

74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器的電路圖

74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器的時(shí)序圖如圖6–3－22(a)所示，這種方法的缺點(diǎn)是在QA輸出波形上有毛刺，這是由于0111狀態(tài)很短暫的存在所造成的，這種工作方式不能可靠地置0，可能會(huì)造成計(jì)數(shù)錯(cuò)誤。改進(jìn)的方法是加一個(gè)基本RS觸發(fā)器，如圖6－3－22(b)所示。圖6－3－22

74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器的時(shí)序圖和改進(jìn)后的電路圖2)利用置入控制端的置位法

由于集成計(jì)數(shù)器有異步置數(shù)的計(jì)數(shù)器，也有同步置數(shù)的計(jì)數(shù)器，所以利用置入控制端的置位法就有異步預(yù)置數(shù)法和同步預(yù)置數(shù)法兩種。利用置數(shù)端，以置入某一固定二進(jìn)制數(shù)值的方法，從而使N進(jìn)制計(jì)數(shù)器跳躍N-M個(gè)狀態(tài)，實(shí)現(xiàn)模值為M的計(jì)數(shù)器。

異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成計(jì)數(shù)器，同步預(yù)置數(shù)法適用于具有同步預(yù)置端的集成計(jì)數(shù)器。設(shè)計(jì)方法如下：

(1)確定有效狀態(tài)(連續(xù)的M個(gè)狀態(tài))。

(2)確定置入數(shù)據(jù)。

(3)產(chǎn)生同步置入端信號(hào)。

(4)畫邏輯電路圖。

【例6－3－6】

用74LS161構(gòu)成模10計(jì)數(shù)器(同步預(yù)置數(shù))。

解法一：置入數(shù)據(jù)為0000，有效狀態(tài)為前10個(gè)狀態(tài)。

(1)根據(jù)設(shè)計(jì)要求，確定十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖為(2)確定置入數(shù)據(jù)DCBA=0000(3)產(chǎn)生同步置入端信號(hào)(4)畫邏輯電路圖。電路如圖6－3－24所示。圖6－3－23

74LS161構(gòu)成模10計(jì)數(shù)器圖6－3－24

74LS161構(gòu)成模10計(jì)數(shù)器

解法二：置入數(shù)據(jù)為非0000，如為0001，有效狀態(tài)為中間10個(gè)狀態(tài)。

(1)根據(jù)設(shè)計(jì)要求，確定十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖為(2)確定置入數(shù)據(jù)DCBA=0001。(3)產(chǎn)生同步置入端信號(hào) 。(4)畫邏輯電路圖。電路如圖6－3－24所示。

解法三：置入數(shù)據(jù)為非0000，如為1001，有效狀態(tài)為后7加前3共10個(gè)狀態(tài)。

(1)根據(jù)設(shè)計(jì)要求，確定十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖為(2)確定置入數(shù)據(jù)DCBA=1001(3)產(chǎn)生同步置入端信號(hào)(4)畫邏輯電路圖。電路如圖6-3-24所示。圖6－3－25

74LS161構(gòu)成模10計(jì)數(shù)器

解法四：利用進(jìn)位信號(hào)控制LD，有效狀態(tài)為后10個(gè)狀態(tài)。

(1)根據(jù)設(shè)計(jì)要求，確定十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖為(2)確定置入數(shù)據(jù)DCBA=0110。(3)產(chǎn)生同步置入端信號(hào)LD=CO。(4)畫邏輯電路圖。電路如圖6－3－26所示。圖6－3－2674LS161構(gòu)成模10計(jì)數(shù)器

【例6－3－7】用74LS161構(gòu)成四十八進(jìn)制計(jì)數(shù)器。

解因?yàn)镸=48>16，所以必須用兩片74LS161級(jí)聯(lián)而成，利用清除端復(fù)位法。由于(48)10＝(00110000)2，所以，可得電路如圖6－3－27所示。圖6－3－27

74LS161構(gòu)成四十八進(jìn)制計(jì)數(shù)器圖6－3－28

74LS160構(gòu)成四十八進(jìn)制計(jì)數(shù)器圖6－3－29

74LS161構(gòu)成模60計(jì)數(shù)器圖6－3－30

74LS161構(gòu)成模60計(jì)數(shù)器

【例6－3－11】用74LS161構(gòu)成模60計(jì)數(shù)器。

解因?yàn)镸=60>16，所以必須用兩片74LS161級(jí)聯(lián)而成，本題采用異步級(jí)聯(lián)，利用置入控制端的置位法。M=M1×M2=6×10，用兩片74161分別組成模6(低位片)、模10(高位片)的計(jì)數(shù)器，然后級(jí)聯(lián)構(gòu)成模60計(jì)數(shù)器，可得電路如圖6－3－31所示。圖6－3－31

74LS161構(gòu)成模60計(jì)數(shù)器 6.4寄存器

6.4.1數(shù)碼寄存器

數(shù)碼寄存器是能夠存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器具有記憶功能，因此可以作為數(shù)碼寄存器。

圖6－4－1所示是由D觸發(fā)器實(shí)現(xiàn)寄存1位數(shù)碼的寄存單元。若輸入信息D=0，在存數(shù)指令的作用下Qn+1=0;若輸入信息D=1，則在存數(shù)指令的作用下Qn+1=1。這樣在存數(shù)指令的作用下，將輸入信息的數(shù)碼D存入到D觸發(fā)器中。圖6－4－1

1位數(shù)碼寄存單元圖6－4－2

4位數(shù)碼寄存器6.4.2移位寄存器

1.單向移位寄存器

圖6－4－3所示電路是由維持－阻塞式D觸發(fā)器組成的4位單向移位(右移)寄存器。在該電路中，DI為串行數(shù)據(jù)輸入(或稱右移輸入)，RO為串行數(shù)據(jù)輸出(或稱移位輸出端)，Q3Q2Q1Q0為并行數(shù)據(jù)輸出端，CP為時(shí)鐘脈沖輸入端(或稱移位脈沖輸入端)，清0端信號(hào)將使寄存器清0。在該電路中，各觸發(fā)器的狀態(tài)轉(zhuǎn)移方程為(6－4－1)圖6-4-4四位雙向移位寄存器

2.雙向移位寄存器

圖6－4－4所示電路是由維持－阻塞式D觸發(fā)器組成的4位雙向移位寄存器。在該電路中，SR為右移串行數(shù)據(jù)輸入，SL為左移串行數(shù)據(jù)輸入，Q3為右移串行數(shù)據(jù)輸出，Q0為左移串行數(shù)據(jù)輸出，輸出端Q3Q2Q1Q0為并行數(shù)據(jù)輸出端，CP為移位脈沖輸入端，D3D2D1D0為并行數(shù)據(jù)輸入端，M端為工作方式控制端，清0端信號(hào)將使寄存器清0(Q3Q2Q1Q0=0000)，接收信號(hào)將并行輸入數(shù)據(jù)D3D2D1D0寫入到移位寄存器中。由圖6－4－4可以寫出電路的狀態(tài)轉(zhuǎn)移方程：(6－4－2)

3.集成移位寄存器

中規(guī)模集成移位寄存器是在移位寄存器的基礎(chǔ)上附加了一些控制電路，以擴(kuò)展其功能和應(yīng)用范圍。

74LS194是一種典型的中規(guī)模集成移位寄存器。它是由4個(gè)RS觸發(fā)器和一些門電路所構(gòu)成的4位雙向移位寄存器。其邏輯電路圖及邏輯符號(hào)如圖6－4－5所示，功能表如表6－4－1所示。表中Cr(低電平有效)是異步清零控制端，S1

、S0為工作方式控制端(移位、置數(shù)、保持)，SL為左移串行數(shù)據(jù)輸入端，SR為右移串行數(shù)據(jù)輸入端，D0~D3為并行數(shù)據(jù)輸入端，Q0~Q3為數(shù)據(jù)輸出端。圖6－4－5

74LS1944位雙向通用移位寄存器表6－4－1

74LS194功能表

圖6－4－6用74LS194構(gòu)成8位雙向移位寄存器6.4.3寄存器的應(yīng)用

1.實(shí)現(xiàn)數(shù)碼串/并行轉(zhuǎn)換

利用移位寄存器可實(shí)現(xiàn)數(shù)碼的串/并行轉(zhuǎn)換。在數(shù)字系統(tǒng)中，線路上信息的傳遞通常采用串行傳輸，而在終端或輸出往往是并行的，因而需要將串行信號(hào)轉(zhuǎn)換成并行信號(hào)或者將并行信號(hào)轉(zhuǎn)換成串行信號(hào)。

1)串行轉(zhuǎn)換為并行圖6-4-7七位串入/并出轉(zhuǎn)換電路2)并行轉(zhuǎn)換為串行

圖6－4－8

7位并入/串出轉(zhuǎn)換電路

2.用于脈沖節(jié)拍延遲

由于移位寄存器串行輸入、串行輸出時(shí)，輸入信號(hào)經(jīng)過n級(jí)移位寄存器后才到達(dá)輸出端輸出，因此輸出信號(hào)比輸入信號(hào)延遲了n個(gè)移位脈沖的周期，這樣就起到了節(jié)拍延遲的作用。延遲時(shí)間為(6－4－3)其中Tcp為移位脈沖的周期，n為移存器的位數(shù)。反之，在要求延遲時(shí)間為td時(shí)，確定了移位脈沖周期Tcp后，可以求出需要的移存電路的位數(shù)n。

3.構(gòu)成任意模值M的計(jì)數(shù)分頻電路

移位寄存器的狀態(tài)轉(zhuǎn)移是按移存規(guī)律進(jìn)行的，因此構(gòu)成任意模值的計(jì)數(shù)分頻電路的狀態(tài)轉(zhuǎn)移必然符合移存規(guī)律，一般稱為移存型計(jì)數(shù)器。常用的移存型計(jì)數(shù)器有環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器。

環(huán)形計(jì)數(shù)器的特點(diǎn)是：計(jì)數(shù)模值與移位寄存器觸發(fā)器個(gè)數(shù)相等；在電路結(jié)構(gòu)上其反饋函數(shù)為F(Q1Q2…Qn)=Qn。圖6－4－9是用74LS194構(gòu)成的環(huán)形計(jì)數(shù)器電路圖及狀態(tài)轉(zhuǎn)移圖，如起始態(tài)為Q3Q2Q1Q0=0001，其狀態(tài)轉(zhuǎn)移為0001→0010→0100→1000，但存在無效循環(huán)和死態(tài)(如0和15)，即無自啟動(dòng)能力。環(huán)形計(jì)數(shù)器狀態(tài)利用率低，16個(gè)狀態(tài)僅利用了4個(gè)狀態(tài)。這種移存型計(jì)數(shù)器每個(gè)輸出端輪流出現(xiàn)1(或0)，稱為環(huán)形計(jì)數(shù)器。圖6－4－9環(huán)形計(jì)數(shù)器的電路圖及狀態(tài)轉(zhuǎn)移圖圖6－4－10具有自啟動(dòng)性的環(huán)形計(jì)數(shù)器的電路圖及狀態(tài)轉(zhuǎn)移圖圖6－4－11扭環(huán)形計(jì)數(shù)器的電路圖及狀態(tài)轉(zhuǎn)移圖圖6－4－12具有自啟動(dòng)性的扭環(huán)形計(jì)數(shù)器的電路圖及狀態(tài)轉(zhuǎn)移圖

【例6－4－1】應(yīng)用74LS194實(shí)現(xiàn)模12同步計(jì)數(shù)。

解圖6－4－13所示為74LS194構(gòu)成的模12計(jì)數(shù)器。圖6－4－13

74LS194構(gòu)成的模12計(jì)數(shù)器圖6－4－14

74LS194構(gòu)成的模12計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖表6－4－4不同模值的并行輸入端數(shù)據(jù)【例6－4－2】應(yīng)用74LS194實(shí)現(xiàn)可編程分頻器。

解應(yīng)用移位寄存器和譯碼器可以構(gòu)成可編程分頻器。圖6－4－15所示為由3線－8線譯碼器和兩片74LS194構(gòu)成的可編程分頻器。圖中