項目4：30秒倒計時電路數(shù)字電子技術(shù)項目化教程項目概述在數(shù)字邏輯電路中，任一時刻產(chǎn)生的穩(wěn)定輸出信號，不僅取決于該時刻電路的輸入信號，而且還取決于電路原來的狀態(tài)，這樣的數(shù)字電路稱為時序邏輯電路，簡稱時序電路。時序邏輯電路是數(shù)字電路的一個重要組成部分。本項目通過3個工作任務(wù)學(xué)習(xí)時序邏輯電路的結(jié)構(gòu)、基本特點、分析方法和常見的時序邏輯電路（寄存器與計數(shù)器）的基本原理，掌握相關(guān)中規(guī)模集成電路的邏輯功能、使用方法和主要應(yīng)用。教學(xué)目的：1．時序邏輯電路的結(jié)構(gòu)、基本特點、分析方法和步驟。2．同步、異步計數(shù)器和集成計數(shù)器電路的結(jié)構(gòu)、特點、工作原理。3．同步、異步計數(shù)器和集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法。4．數(shù)碼寄存器和移位寄存器電路的結(jié)構(gòu)、特點、工作原理。5．電路仿真軟件Multisim的熟練使用，仿真電路的連接與調(diào)試。6．電路裝配與調(diào)試；儀器儀表的使用方法。7．電路常見故障排查。項目要求：1．工作任務(wù)：30秒倒計時電路的設(shè)計、制作與調(diào)試2．電路功能：當有效信號到來，雙時鐘方式的十進制可逆計數(shù)器74LS192從30開始倒計數(shù)，計數(shù)到0時LED會發(fā)光顯示。參考電路：項目咨詢：工作任務(wù)學(xué)習(xí)目標任務(wù)一時序邏輯電路1．掌握時序邏輯電路的結(jié)構(gòu)、基本特點；2．掌握時序邏輯電路的分析方法；3．理解時序邏輯電路的主要應(yīng)用。任務(wù)二計數(shù)器1．理解二進制和任意進制異步計數(shù)器的電路結(jié)構(gòu)、基本特點和電路工作原理；2．理解二進制和任意進制同步計數(shù)器的電路結(jié)構(gòu)、基本特點和電路工作原理；3．掌握集成計數(shù)器的電路結(jié)構(gòu)、基本特點和電路工作原理；4．理解集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法；5．能獨立完成三位二進制計數(shù)器電路的仿真調(diào)試，實物搭接與功能測試；6．能獨立完成集成計數(shù)器構(gòu)成任意進制計數(shù)器的電路搭接與功能驗證。任務(wù)三寄存器1．掌握寄存器的概念、電路結(jié)構(gòu)和工作原理；2．掌握數(shù)碼寄存器的電路結(jié)構(gòu)特點和工作原理；3．理解移位寄存器的電路結(jié)構(gòu)特點和工作原理；4．能獨立完成寄存器芯片構(gòu)成的循環(huán)電路仿真調(diào)試，電路搭接與功能驗證。4.1時序邏輯電路基礎(chǔ)知識在數(shù)字系統(tǒng)中，根據(jù)邏輯功能的不同特點，數(shù)字邏輯電路分為兩大類，一類是組合邏輯電路，另一類是時序邏輯電路。在一個邏輯電路中，任一時刻產(chǎn)生的穩(wěn)定輸出信號,不僅取決于該時刻電路的輸入信號，而且還取決于電路原來的狀態(tài)，這樣的數(shù)字電路稱為時序邏輯電路。時序邏輯電路的分類有多種，主要的分類是按照其存儲電路中各觸發(fā)器是否有統(tǒng)一的時鐘控制，劃分為同步時序邏輯電路和異步時序邏輯電路。4.1時序邏輯電路4.1.1時序邏輯電路的結(jié)構(gòu)1．時序邏輯電路的一般結(jié)構(gòu)通常，時序邏輯電路由組合邏輯電路和存儲電路兩部分構(gòu)成。圖4-1是時序邏輯電路的組成框圖。其中組合邏輯電路部分是由門電路構(gòu)成，其輸入包括外部輸入和內(nèi)部輸入，外部輸入x1…xi是整個時序邏輯電路的輸入信號，內(nèi)部輸入q1…ql是存儲電路部分的輸出，它反映了時序邏輯電路過去時刻的狀態(tài)；組合邏輯電路部分的輸出也包括外部輸出和內(nèi)部輸出，外部輸出y1…yj是整個時序邏輯電路的輸出信號，內(nèi)部輸出w1…wk是存儲電路部分的輸入。圖中的存儲電路由觸發(fā)器或延遲元件構(gòu)成，是將某一時刻之前電路的狀態(tài)保存下來。在時序邏輯電路中，存儲電路的輸出稱為時序邏輯電路的狀態(tài)，即q1…ql表示的0、1序列。w1…wk是存儲電路部分的輸入信號，也稱為存儲電路的驅(qū)動信號（或激勵信號）。4.1時序邏輯電路4.1.1時序邏輯電路的結(jié)構(gòu)1．時序邏輯電路的一般結(jié)構(gòu)輸出方程：Y＝Ｆ１（Ｘ，Qｎ）驅(qū)動方程：Ｗ＝Ｆ２（Ｘ，Ｑｎ）狀態(tài)方程：Ｑｎ＋１＝Ｆ3（Ｗ，Ｑｎ）圖4-1時序邏輯電路的結(jié)構(gòu)框圖4.1時序邏輯電路4.1.1時序邏輯電路的結(jié)構(gòu)2．時序邏輯電路特點第一，它包含組合電路和存儲電路兩部分，組合電路在某些時序邏輯電路中可以沒有，而存儲電路則必不可少。第二，組合電路至少有一個輸出反饋到存儲電路的輸入端，存儲電路的輸出至少有一個作為組合電路的輸入，與其它輸入信號共同決定時序邏輯電路的輸出。從以上特點可以得出，時序邏輯電路具有記憶功能。4.1時序邏輯電路4.1.1時序邏輯電路的結(jié)構(gòu)3．時序邏輯電路的分類按照其存儲電路中各觸發(fā)器是否有統(tǒng)一的時鐘控制劃分：（1）同步時序邏輯電路，是指組成時序電路的各級觸發(fā)器共用一個外部時鐘。（2）異步時序邏輯電路，是指組成時序電路的各級觸發(fā)器沒有統(tǒng)一的外部時鐘，各級觸發(fā)器的狀態(tài)變化是在不同時刻分別進行。4.1時序邏輯電路4.1.2時序邏輯電路的分析1．時序邏輯電路分析步驟其分析過程一般按下列步驟進行：（1）分析電路，確定電路的輸入和輸出。（2）列寫方程式。根據(jù)給定的時序邏輯電路寫出時鐘方程、驅(qū)動方程和輸出方程。時鐘方程：即各觸發(fā)器的時鐘信號表達式。驅(qū)動方程：各觸發(fā)器輸入端變量與時序邏輯電路的輸入信號和電路狀態(tài)之間的關(guān)系。輸出方程：時序邏輯電路的輸出端變量與輸入信號和電路狀態(tài)之間的邏輯關(guān)系。4.1時序邏輯電路4.1.2時序邏輯電路的分析1．時序邏輯電路分析步驟（3）求狀態(tài)方程。將各個觸發(fā)器的驅(qū)動方程分別代入相應(yīng)觸發(fā)器的特性方程即可求出電路的狀態(tài)方程。狀態(tài)方程是反映時序邏輯電路的次態(tài)與輸入信號和現(xiàn)態(tài)之間邏輯關(guān)系的表達式，又稱次態(tài)方程。（4）列出電路的狀態(tài)轉(zhuǎn)換表。把電路輸入和現(xiàn)態(tài)的各種可能取值組合分別代入相應(yīng)的狀態(tài)方程和輸出方程中進行計算，求出次態(tài)和輸出，列表即可。（5）畫出狀態(tài)轉(zhuǎn)移圖及時序圖。狀態(tài)圖是反映時序邏輯電路輸入、輸出取值情況以及由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的規(guī)律的圖形。時序圖是反映時序邏輯電路的輸入信號、輸出信號及電路狀態(tài)等的取值在時間上的對應(yīng)關(guān)系，即工作波形圖。（6）邏輯功能描述。根據(jù)狀態(tài)轉(zhuǎn)換表及狀態(tài)圖所反映的電路狀態(tài)轉(zhuǎn)換關(guān)系，用文字描述電路的邏輯功能。4.1時序邏輯電路4.1.2時序邏輯電路的分析2．時序邏輯電路分析舉例例4.1分析圖4-2所示時序邏輯電路的邏輯功能。圖4-2例4-1時序邏輯電路解：該電路由兩個JK觸發(fā)器構(gòu)成存儲電路，組合電路是一個與門，無外加輸入信號，輸出信號為C，該電路是一個同步時序邏輯電路。（1）寫方程式驅(qū)動方程輸出方程4.1時序邏輯電路4.1.2時序邏輯電路的分析2．時序邏輯電路分析舉例（2）求狀態(tài)方程將以上驅(qū)動方程代入JK觸發(fā)器的特性方程可得狀態(tài)方程為（3）列狀態(tài)轉(zhuǎn)換表將現(xiàn)態(tài)的各種取值組合代入狀態(tài)方程得到次態(tài)，代入輸出方程得到輸出，列成狀態(tài)表見表4-1。4.1時序邏輯電路4.1.2時序邏輯電路的分析2．時序邏輯電路分析舉例（4）邏輯功能描述由表4-1，該電路在輸入第4個計數(shù)脈沖CP后，返回初始狀態(tài)，同時輸出端C輸出一個進位脈沖。因此，該電路為同步四進制加法計數(shù)器。（5）畫狀態(tài)圖和時序圖根據(jù)表4-1可畫出該電路的狀態(tài)圖和時序圖，如圖4-3所示。（a）狀態(tài)圖（b）時序圖圖4-3例5.1的狀態(tài)圖和時序圖4.2計數(shù)器基礎(chǔ)知識計數(shù)器的作用是用來累計輸入脈沖的個數(shù)。計數(shù)器不僅可以用來計數(shù)，而且也常用作數(shù)字系統(tǒng)中的定時、分頻、產(chǎn)生序列信號和執(zhí)行數(shù)字運算等。計數(shù)器的分類：按計數(shù)器中觸發(fā)器動作的時序分為同步計數(shù)器和異步計數(shù)器；按計數(shù)過程中計數(shù)的增減來分，有加法、減法和可逆計數(shù)器；按計數(shù)進制來分，有二進制、十進制和任意進制計數(shù)器。通常將計數(shù)器累計輸入脈沖的最大個數(shù)稱為計數(shù)器的“?！保Ｓ肕表示。如：二進制計數(shù)器的模為2n，十進制計數(shù)器的模為10。4.2計數(shù)器4.2.1異步計數(shù)器1．異步二進制計數(shù)器圖4-6所示為由JK觸發(fā)器組成的三位二進制計數(shù)器邏輯圖。圖中JK觸發(fā)器都接成計數(shù)型觸發(fā)器，各觸發(fā)器的時鐘均不相同。因此，該計數(shù)器為異步計數(shù)器。分析過程如下。（1）寫方程式時鐘方程

CP0＝CP，

CP1＝Q0，

CP2＝Q1驅(qū)動方程

J0＝K0＝1 J1＝K1＝1 J2＝K2＝14.2計數(shù)器4.2.1異步計數(shù)器1．異步二進制計數(shù)器（2）求狀態(tài)方程將各觸發(fā)器驅(qū)動方程代入JK觸發(fā)器的特性方程各觸發(fā)器的狀態(tài)方程為（3）列狀態(tài)表根據(jù)觸發(fā)器的狀態(tài)方程列出狀態(tài)表見表4-3。注意，只有當時鐘條件有效時，才能由狀態(tài)方程求出次態(tài)；否則，各觸發(fā)器的次態(tài)等于現(xiàn)態(tài)。4.2計數(shù)器4.2.1異步計數(shù)器1．異步二進制計數(shù)器（3）列狀態(tài)表4.2計數(shù)器4.2.1異步計數(shù)器1．異步二進制計數(shù)器（4）功能描述由表4-3可知，隨著CP脈沖的輸入，觸發(fā)器輸出Q2Q1Q0按二進制數(shù)規(guī)律遞增，經(jīng)過8個CP脈沖后電路回到初始狀態(tài)。因此，該電路實現(xiàn)的是異步三位二進制加法計數(shù)器，即模八進制計數(shù)器。（5）畫出狀態(tài)圖和時序圖（a）狀態(tài)圖

（b）時序圖圖4-7異步三位二進制加法計數(shù)器狀態(tài)圖和時序圖4.2計數(shù)器4.2.1異步計數(shù)器1．異步二進制計數(shù)器如圖4-8所示是由三個JK觸發(fā)器構(gòu)成的異步二進制減法計數(shù)器。按照與加法計數(shù)器相同的分析方法即可得到狀態(tài)表4.2計數(shù)器4.2.1異步計數(shù)器1．異步二進制計數(shù)器異步二進制減法計數(shù)器時序圖4.2計數(shù)器4.2.1異步計數(shù)器2．異步非二進制計數(shù)器這里不再一一介紹，僅以8421碼十進制異步計數(shù)器為例進行說明。十進制計數(shù)器就是逢十進位的計數(shù)器。十進制計數(shù)器的編碼（BCD碼）方式有多種，最常用的是使用自然二進制碼的前10個狀態(tài)0000~1001來表示十進制數(shù)的0~9十個數(shù)碼的8421BCD碼。通過反饋線和門電路來控制二進制計數(shù)器中某些觸發(fā)器的輸入端，以消去多余狀態(tài)來構(gòu)成十進制計數(shù)器。4.2計數(shù)器4.2.1異步計數(shù)器2．異步非二進制計數(shù)器如圖所示電路是一個阻塞反饋異步十進制加法計數(shù)器，該電路具有向高位計數(shù)器進位功能。4.2計數(shù)器4.2.1異步計數(shù)器2．異步非二進制計數(shù)器4.2計數(shù)器4.2.1異步計數(shù)器2．異步非二進制計數(shù)器根據(jù)觸發(fā)器的狀態(tài)方程和計數(shù)器的輸出方程，列出該計數(shù)器的狀態(tài)表4.2計數(shù)器4.2.1異步計數(shù)器2．異步非二進制計數(shù)器從狀態(tài)表可以看出，該十進制計數(shù)器的有效狀態(tài)為0000~1001，其它1010~1111六種狀態(tài)為無效狀態(tài)。不難分析，所有的無效狀態(tài)均可以在CP脈沖作用下，自動返回到有效計數(shù)狀態(tài)，該電路具有自啟動功能。所謂自啟動是指若計數(shù)器由于某種原因進入無效狀態(tài)后，在連續(xù)CP脈沖作用下，能自動從無效狀態(tài)進入到有效計數(shù)狀態(tài)。圖4-11為該計數(shù)器的完全狀態(tài)轉(zhuǎn)換圖。4.2計數(shù)器4.2.2同步計數(shù)器1．同步二進制計數(shù)器由JK觸發(fā)器組成的同步二進制計數(shù)器如圖4-12所示。（1）寫方程式

驅(qū)動方程4.2計數(shù)器4.2.2同步計數(shù)器1．同步二進制計數(shù)器（2）求狀態(tài)方程將各觸發(fā)器驅(qū)動方程代入JK觸發(fā)器的特性方程各觸發(fā)器的狀態(tài)方程為：（3）列狀態(tài)表根據(jù)各觸發(fā)器的狀態(tài)方程列出狀態(tài)表4.2計數(shù)器4.2.2同步計數(shù)器1．同步二進制計數(shù)器（3）列狀態(tài)表4.2計數(shù)器4.2.2同步計數(shù)器1．同步二進制計數(shù)器（4）功能描述由上表可知，該電路實現(xiàn)的是同步四位二進制加法計數(shù)器，即模十六進制計數(shù)器。同步四位二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖和時序圖分別如圖4-13和圖4-14所示。從時序圖可知，Q0端可以實現(xiàn)二分頻輸出，Q1端可以實現(xiàn)四分頻輸出，Q2端可以實現(xiàn)八分頻輸出，Q3端可以實現(xiàn)十六分頻輸出。4.2計數(shù)器4.2.2同步計數(shù)器1．同步二進制計數(shù)器圖4-15所示為同步四位二進制減法計數(shù)器。與圖4-12比較可知，只要將加法計數(shù)器中FF1~FF3的J、K端由原來接低位觸發(fā)器的Q端改接為端即可。4.2計數(shù)器4.2.2同步計數(shù)器2．同步非二進制計數(shù)器任意進制計數(shù)器是計數(shù)器的模M≠2n和M≠10的計數(shù)器。在有些數(shù)字系統(tǒng)中，任意進制計數(shù)器也是常用到的，如七進制、十二進制、二十四進制及六十進制等。圖4-16是由三個JK觸發(fā)器構(gòu)成的同步計數(shù)器電路，其分析過程如下。4.2計數(shù)器4.2.2同步計數(shù)器2．同步非二進制計數(shù)器（1）寫方程式驅(qū)動方程K0=1（2）求狀態(tài)方程4.2計數(shù)器4.2.2同步計數(shù)器2．同步非二進制計數(shù)器（3）列狀態(tài)表4.2計數(shù)器4.2.2同步計數(shù)器2．同步非二進制計數(shù)器（4）功能描述由以上分析可知，該計數(shù)器為能自啟動的同步七進制加法計數(shù)器，Y代表進位信號，每循環(huán)一次，輸出一個進位脈沖。可畫出該計數(shù)器的狀態(tài)轉(zhuǎn)換圖和時序圖。4.2計數(shù)器4.2.3集成計數(shù)器1．異步集成計數(shù)器74LS29074LS290是二-五-十進制異步加法計數(shù)器，它的結(jié)構(gòu)框圖如圖所示，由圖可知，74LS290可看成是由獨立的一個模2進制計數(shù)器和一個模5進制計數(shù)器構(gòu)成。其外引腳圖和邏輯符號如圖所示。4.2計數(shù)器4.2.3集成計數(shù)器1．異步集成計數(shù)器74LS2901）74LS290邏輯功能4.2計數(shù)器4.2.3集成計數(shù)器1．異步集成計數(shù)器74LS2901）74LS290邏輯功能由功能表可知，74LS290有如下功能。（1）異步清零。當R0A、R0B均為高電平，S9A、S9B有低電平時，計數(shù)器清0，即Q3Q2Q1Q0＝0000。（2）異步置9。當S9A、S9B均為高電平時，不管其它輸入端的狀態(tài)如何，計數(shù)器置9，即Q3Q2Q1Q0＝1001。（3）計數(shù)功能。當R0A、R0B中有低電平和S9A、S9B中有低電平時，計數(shù)器處于計數(shù)功能。4.2計數(shù)器4.2.3集成計數(shù)器1．異步集成計數(shù)器74LS2902）74LS290的基本工作方式（1）二進制計數(shù)器。若將計數(shù)脈沖由CP0輸入，由Q0輸出，即構(gòu)成一位二進制計數(shù)器，如圖4-20（a）所示。（2）五進制計數(shù)器。若將計數(shù)脈沖由CP1輸入，由Q3Q2Q1輸出，即構(gòu)成異步五進制計數(shù)器，如圖4-20（b）所示。（3）十進制計數(shù)器。若將Q0端與CP1連接，計數(shù)脈沖由CP0輸入，先進行二進制計數(shù)，再進行五進制計數(shù)，即構(gòu)成8421碼異步十進制計數(shù)器，如圖4-20（c）所示；若將Q3端與CP0相連，計數(shù)脈沖由CP1輸入，先進行五進制計數(shù)，再進行二進制計數(shù)，即構(gòu)成5421碼的異步十進制加法計數(shù)器，如圖4-20（d）所示。4.2計數(shù)器4.2.3集成計數(shù)器1．異步集成計數(shù)器74LS2903）應(yīng)用舉例（1）用反饋清0法構(gòu)成七進制計數(shù)器（2）用反饋清0法構(gòu)成二十四進制計數(shù)器4.2計數(shù)器4.2.3集成計數(shù)器2．同步集成計數(shù)器74LS1611）74LS161的外引腳圖、邏輯符號及邏輯功能4.2計數(shù)器4.2.3集成計數(shù)器2．同步集成計數(shù)器74LS16174LS161具有以下功能：4.2計數(shù)器4.2.3集成計數(shù)器2．同步集成計數(shù)器74LS16174LS161的時序圖4.2計數(shù)器4.2.3集成計數(shù)器2．同步集成計數(shù)器74LS1612）應(yīng)用舉例（1）實現(xiàn)同步二進制加法計數(shù)器電路則實現(xiàn)4位同步二進制加法計數(shù)器。（2）構(gòu)成十六以內(nèi)的任意進制加法計數(shù)器①清零法構(gòu)成進制計數(shù)器。4.2計數(shù)器4.2.3集成計數(shù)器2．同步集成計數(shù)器74LS1612）應(yīng)用舉例②置數(shù)法構(gòu)成進制計數(shù)器（2）構(gòu)成十六以內(nèi)的任意進制加法計數(shù)器QDQCQBQA0110→0111→1000→1001→1010↑

↓1111←1110←1101←1100←1011技能訓(xùn)練1：三位二進制計數(shù)器電路搭接與功能測試1．訓(xùn)練目標（1）掌握計數(shù)器的邏輯功能及使用方法。（2）使用74LS112構(gòu)成異步三位二進制加法計數(shù)器，并完成電路功能測試。2．訓(xùn)練器材（1）數(shù)字電子技術(shù)技能訓(xùn)練開發(fā)板（2）集成電路74LS00、74LS112導(dǎo)線若干技能訓(xùn)練1：三位二進制計數(shù)器電路搭接與功能測試3．訓(xùn)練內(nèi)容及步驟（1）異步二進制加法計數(shù)器按圖4-29接線，組成一個三位異步二進制加法計數(shù)器，CP信號可利用數(shù)字邏輯實驗箱上的單脈沖發(fā)生器，清0信號由邏輯電平開關(guān)控制，計數(shù)器的輸出信號接LED電平顯示器，按表4-11進行測試并記錄。技能訓(xùn)練1：三位二進制計數(shù)器電路搭接與功能測試3．訓(xùn)練內(nèi)容及步驟（2）用JK觸發(fā)器設(shè)計一個五進制加法計數(shù)器在預(yù)習(xí)時畫出用JK觸發(fā)器構(gòu)成的五進制加法計數(shù)器的邏輯電路圖。按照步驟（1）所述內(nèi)容進行測試，參考表4-11，自擬表格，將實驗結(jié)果記入表中。（3）設(shè)計一個異步二進制減法計數(shù)器，繪制用JK觸發(fā)器構(gòu)成的三位異步二進制減法計數(shù)器的邏輯電路圖。按圖接線，然后根據(jù)步驟（1）所述內(nèi)容進行測試。參考表4-11，自擬表格，將測試結(jié)果記入表中。4．訓(xùn)練報告要求（1）繪制測試電路，整理測試結(jié)果，列表說明。（2）比較二進制加/減法計數(shù)器的異同點。技能訓(xùn)練1：三位二進制計數(shù)器電路搭接與功能測試技能訓(xùn)練2：74LS161構(gòu)成十二進制計數(shù)器及功能驗證1．訓(xùn)練目標（1）掌握74LS161各引腳功能及使用方法。（2）能熟練使用74LS161構(gòu)成十二進制計數(shù)器電路，并完成功能測試。2．訓(xùn)練器材（1）數(shù)字電子技術(shù)技能訓(xùn)練開發(fā)板（2）集成電路74LS00、74LS161、導(dǎo)線若干技能訓(xùn)練2：74LS161構(gòu)成十二進制計數(shù)器及功能驗證3．訓(xùn)練內(nèi)容及步驟（1）參考表4-12，自擬表格驗證74LS161的邏輯功能技能訓(xùn)練2：74LS161構(gòu)成十二進制計數(shù)器及功能驗證3．訓(xùn)練內(nèi)容及步驟（2）用74LS161及輔助門電路實現(xiàn)一個N任意進制計數(shù)器4．訓(xùn)練報告要求（1）整理測試結(jié)果，以N=10為例，分別畫出電路圖，列出計數(shù)狀態(tài)順序表，畫出工作波形。（2）思考題：74LS161的置0端和置數(shù)端的工作情況有何不同？技能訓(xùn)練2：74LS161構(gòu)成十二進制計數(shù)器及功能驗證4.3寄存器4.3.1數(shù)碼寄存器1．由D觸發(fā)器構(gòu)成數(shù)碼寄存器圖4-30是用邊沿D觸發(fā)器74HC175組成的4位寄存器邏輯圖。圖中，

為清零端，CP是送數(shù)脈沖控制端，D0～D3為并行數(shù)碼輸入端，Q0～Q3為并行數(shù)碼輸出端。4.3寄存器4.3.1數(shù)碼寄存器1．由D觸發(fā)器構(gòu)成數(shù)碼寄存器電路的工作原理：當=0時，各觸發(fā)器實現(xiàn)異清零，此時Q3Q2Q1Q0＝0000。當=1，且CP脈沖上升沿到來時，并行數(shù)據(jù)輸入端的數(shù)碼D0～D3被并行置入到4個觸發(fā)器中，觸發(fā)器更新輸出狀態(tài)，此時Q3Q2Q1Q0＝D3D2D1D0。上述寄存器工作時需要經(jīng)清零與送數(shù)、取數(shù)兩個節(jié)拍，所以稱為雙拍接收數(shù)碼寄存器。4.3寄存器4.3.1數(shù)碼寄存器2．由鎖存器構(gòu)成的數(shù)碼寄存器所謂鎖存器是由若干個鐘控D觸發(fā)器構(gòu)成的一次存儲多位二進制數(shù)碼的時序邏輯電路。由鎖存器組成的數(shù)碼寄存器與D觸發(fā)器組成的數(shù)碼寄存器的區(qū)別在于：鎖存器的送數(shù)脈沖為使能信號（電平信號），當使能信號到來時，輸出隨輸入數(shù)碼的變化而變化，相當于輸入信號直接加在輸出端；當使能信號結(jié)束后，輸出狀態(tài)將保持不變。由集成鎖存器組成的數(shù)碼寄存器，常見的有八D型鎖存器74LS373等。74LS373的引腳排列圖和邏輯符號如圖4-31所示，其邏輯功能見表4-14。4.3寄存器4.3.1數(shù)碼寄存器2．由鎖存器構(gòu)成的數(shù)碼寄存器4.3寄存器4.3.2移位寄存器1．單向移位寄存器1）右移位寄存器圖4-32所示為由D觸發(fā)器組成的4位右移位寄存器，圖中各觸發(fā)器的前一級的輸出端Q依次連接到下一級的數(shù)據(jù)輸入端D，數(shù)碼從第一級觸發(fā)器FF0輸入。DSR為串行輸入端，Q3~Q0為并行輸出端，Q3為串行輸出端。各觸發(fā)器的置0端全部連在一起，在接收數(shù)碼前，從端輸入一個負脈沖把各觸發(fā)器置為0狀態(tài)。4.3寄存器4.3.2移位寄存器1．單向移位寄存器1）右移位寄存器4.3寄存器4.3.2移位寄存器1．單向移位寄存器1）右移位寄存器圖4-334位右移位寄存器時序4.3寄存器4.3.2移位寄存器1．單向移位寄存器2）左移位寄存器圖4-34所示為由D觸發(fā)器組成的4位左移位寄存器，圖中各觸發(fā)器的前一級的數(shù)據(jù)輸入端D依次連接到后一級的輸出端Q，數(shù)碼從最后一級觸發(fā)器FF3輸入，DSL為串行輸入端。技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證1．訓(xùn)練目標（1）掌握74LS194引腳功能及使用方法。（2）完成74LS194構(gòu)成循環(huán)電路搭接，并能進行功能測試。2．訓(xùn)練器材（1）數(shù)字電子技術(shù)技能訓(xùn)練開發(fā)板（2）74LS194集成電路、電阻、連接線若干。技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證3．訓(xùn)練內(nèi)容及步驟（1）測試74LS194的邏輯功能本訓(xùn)練選用的四位雙向通用移位寄存器，型號為74LS194（或CC40194），兩者功能相同，可互換使用，其引腳排列如圖4-37所示。圖4-3774LS194引腳圖技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證3．訓(xùn)練內(nèi)容及步驟（1）測試74LS194的邏輯功能根據(jù)圖4-37的74LS194引腳圖接線，參照表4-18自擬表格驗證74LS194的邏輯功能。技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證3．訓(xùn)練內(nèi)容及步驟（2）環(huán)形計數(shù)器把移位寄存器的輸出反饋到它的串行輸入端，就可以進行右循環(huán)移位，如圖4-38所示。（3）自行繪制測試電路用并行送數(shù)法預(yù)置寄存器為二進制數(shù)碼（如0100），然后進行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，并記錄。圖4-38環(huán)形計數(shù)器技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證3．訓(xùn)練內(nèi)容及步驟（4）實現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換用兩片74LS194四位雙向移位寄存器組成的七位串行/并行轉(zhuǎn)換電路如圖4-39所示。圖4-39七位串行/并行轉(zhuǎn)換電路技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證3．訓(xùn)練內(nèi)容及步驟（4）實現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換按圖4-39連接電路，進行右移串入、并出功能測試。串入數(shù)碼自定，觀察輸出端狀態(tài)的變化，記入表4-20中。（改接線路用左移的方式實現(xiàn)串入、并出，自擬表格驗證）4．訓(xùn)練報告要求（1）整理測試數(shù)據(jù)，分析測試結(jié)果，總結(jié)移位寄存器的邏輯功能。（2）分析串/并行轉(zhuǎn)換器所得結(jié)果的正確性。技能訓(xùn)練：用74LS194構(gòu)成循環(huán)電路及功能驗證項目實施：30秒倒計時電路的設(shè)計與制作一、設(shè)計任務(wù)要求該電路顯示30秒倒計時功能；計時器為30秒遞減計時其計時間隔為1秒；計時器遞減計時到零時，數(shù)碼顯示器不滅燈，同時LED發(fā)出報警信號。二、電路設(shè)計1．電路設(shè)計1．電路設(shè)計30秒倒計時電路包括秒脈沖發(fā)生器、計數(shù)器、譯碼顯示電路和報警電路等4個部分。其中，秒脈沖信號可由函數(shù)信號發(fā)生器產(chǎn)生，也可參閱項目五，秒脈沖發(fā)生器由555定時器構(gòu)成，也可采用如圖4-41所示的按鍵開關(guān)模擬實現(xiàn)；計數(shù)器電路完成30秒減法計數(shù)功能；譯碼顯示電路主要實現(xiàn)數(shù)碼管顯示功能；報警電路則是當?shù)褂嫊r完成后驅(qū)動LED發(fā)光報警。設(shè)計電路如本章開篇的項目引導(dǎo)表單所示。二、電路設(shè)計2．利用Multisim仿真軟件繪制出30秒倒計時仿真電路（1）采用Multisim軟件繪圖時，首先設(shè)置符號標準為“DIN”形式。電路仿真時，秒脈沖發(fā)生器可使用函數(shù)信號發(fā)生器代替、也可如圖4-41采用按鍵開關(guān)控制電路代替，然后按圖4-41完成電路連接并更改標簽和顯示設(shè)置即可，連接仿真電路，并進行調(diào)試。項目實施：30秒倒計時電路的設(shè)計與制作二、電路設(shè)計2．利用Multisim仿真軟件繪制出四路智能搶答器仿真電路。（2）電路性能測試運行仿真，初始時刻，數(shù)碼管應(yīng)顯示“30”字樣；按下空格鍵，模擬秒脈沖發(fā)生器提供一個脈沖，數(shù)碼管顯示“29”，多次重復(fù)按鍵直至數(shù)碼管回復(fù)初始狀態(tài)顯示“30”，此時，LED發(fā)光報警，指示30秒倒計時完成。項目實施：30秒倒計時電路的設(shè)計與制作二、電路設(shè)計3．電路原理分析秒脈沖發(fā)生電路產(chǎn)生周期為1s的時鐘信號；兩片同步十進制可逆計數(shù)器74LS192構(gòu)成30進制數(shù)遞減計數(shù)器，它們分別作為30的十位和個位。作為十位的計數(shù)器輸入端置為0011而將個位的輸入端置為0000。當脈沖信號有效觸發(fā)時，實現(xiàn)減法計數(shù)；并將并行輸出數(shù)據(jù)傳遞至CC4511BCD譯碼器，驅(qū)動共陰數(shù)碼管顯示；計數(shù)周期結(jié)束時，計數(shù)器U3借位輸出端輸出負脈沖，點亮LED報警。項目實施：30秒倒計時電路的設(shè)計與制作