計(jì)算機(jī)組成原理2025年二級(jí)考試模擬試題匯編考試時(shí)間：______分鐘總分：______分姓名：______一、選擇題（每題2分，共20分。請(qǐng)將正確選項(xiàng)字母填在括號(hào)內(nèi)）1.下列哪一項(xiàng)不屬于計(jì)算機(jī)硬件系統(tǒng)的組成部件？(A)運(yùn)算器(B)控制器(C)操作系統(tǒng)(D)存儲(chǔ)器2.將十進(jìn)制數(shù)-27轉(zhuǎn)換為8位二進(jìn)制補(bǔ)碼表示，正確的是？(A)1101101(B)0011010(C)1100110(D)10100113.在計(jì)算機(jī)中，采用二進(jìn)制的主要原因之一是？(A)二進(jìn)制數(shù)表示簡(jiǎn)潔(B)二進(jìn)制運(yùn)算簡(jiǎn)單，易于實(shí)現(xiàn)(C)二進(jìn)制與十進(jìn)制轉(zhuǎn)換方便(D)二進(jìn)制符號(hào)穩(wěn)定，不易受干擾4.半加器是指能實(shí)現(xiàn)下列哪種運(yùn)算的電路？(A)1+1(B)1+1并產(chǎn)生進(jìn)位(C)0+0(D)0+0并產(chǎn)生進(jìn)位5.在單總線結(jié)構(gòu)的CPU中，一次能傳送的數(shù)據(jù)位數(shù)取決于？(A)CPU的時(shí)鐘頻率(B)內(nèi)存容量(C)總線寬度(D)Cache大小6.主存與Cache之間采用全相聯(lián)映射方式，主存塊號(hào)為100（用2位表示），Cache容量為4塊（用2位地址線選擇），當(dāng)訪問主存塊號(hào)100時(shí)，需要譯碼的地址位數(shù)是？(A)2位(B)4位(C)6位(D)8位7.Cache引入的主要目的是？(A)提高主存容量(B)提高CPU速度(C)增加輸入/輸出設(shè)備(D)降低存儲(chǔ)系統(tǒng)成本8.指令系統(tǒng)中，操作碼字段的作用是？(A)指明操作數(shù)所在的地址(B)指明指令要執(zhí)行的操作(C)指明指令的執(zhí)行順序(D)指明指令的來源9.采用程序查詢方式的I/O控制，其特點(diǎn)是？(A)CPU與I/O設(shè)備可并行工作(B)CPU需暫停執(zhí)行主程序等待I/O完成(C)I/O速度由CPU控制(D)只適用于高速I/O設(shè)備10.中斷優(yōu)先級(jí)固定分配方式是指？(A)所有中斷源的優(yōu)先級(jí)都相同(B)由硬件邏輯固定決定各中斷源的優(yōu)先級(jí)(C)可由軟件動(dòng)態(tài)改變優(yōu)先級(jí)(D)優(yōu)先級(jí)只在特定條件下改變二、填空題（每空2分，共30分。請(qǐng)將答案填在橫線上）1.計(jì)算機(jī)硬件系統(tǒng)的五大基本部件是運(yùn)算器、______、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備。2.一個(gè)8位二進(jìn)制無符號(hào)數(shù)能表示的最大十進(jìn)制數(shù)是______。3.原碼、反碼和補(bǔ)碼三種表示方法中，適合進(jìn)行加減運(yùn)算的是______碼。4.存儲(chǔ)器的主要性能指標(biāo)有容量、速度和______。5.Cache與主存之間地址映照的方式主要有直接映射、______映射和組相聯(lián)映射。6.在指令格式中，操作碼字段指出指令要執(zhí)行的______。7.CPU主要由運(yùn)算器、控制器和______組成。8.指令尋址方式中，指令中直接給出操作數(shù)地址的是______尋址方式。9.總線按傳輸信息分類，可分為數(shù)據(jù)總線、______總線和控制總線。10.中斷向量地址通常存放在______中。11.計(jì)算機(jī)執(zhí)行一條指令所需的時(shí)間稱為指令周期，它通常由若干個(gè)______組成。12.若某機(jī)主存容量為4MB，CPU地址線為20根，則直接訪問主存的尋址范圍是______MB。三、簡(jiǎn)答題（每題8分，共24分）1.簡(jiǎn)述原碼、補(bǔ)碼表示法的主要區(qū)別及優(yōu)缺點(diǎn)。2.說明什么是存儲(chǔ)器層次結(jié)構(gòu)？其設(shè)計(jì)依據(jù)是什么？3.解釋什么是中斷？中斷處理過程通常包括哪些主要步驟？四、計(jì)算題（每題10分，共20分）1.已知兩個(gè)8位二進(jìn)制數(shù)A=10110010，B=00110111。分別計(jì)算A+B和A-B的補(bǔ)碼表示結(jié)果（假設(shè)采用補(bǔ)碼加減法）。2.某計(jì)算機(jī)Cache采用直接映射方式，Cache容量為128KB，主存容量為1MB，塊大小為16字節(jié)。當(dāng)訪問主存地址FFFFH時(shí)（采用16位地址線），請(qǐng)計(jì)算：(1)該地址對(duì)應(yīng)的主存塊號(hào)是多少（用二進(jìn)制表示）？(2)該地址對(duì)應(yīng)的Cache塊號(hào)是多少（用二進(jìn)制表示）？(3)若該Cache塊已命中，則訪問時(shí)間相比直接訪問主存縮短了多少納秒？（假設(shè)Cache訪問時(shí)間為50ns，主存訪問時(shí)間為200ns）五、綜合應(yīng)用題（共26分）一個(gè)簡(jiǎn)單的CPU數(shù)據(jù)通路包含一個(gè)PC（程序計(jì)數(shù)器）、一個(gè)IR（指令寄存器）、一個(gè)MAR（存儲(chǔ)器地址寄存器）、一個(gè)MDR（存儲(chǔ)器數(shù)據(jù)寄存器）、一個(gè)AC（累加器）和一個(gè)ALU（算術(shù)邏輯單元）。數(shù)據(jù)通路中包含一條數(shù)據(jù)總線D[15:0]和一條地址總線A[15:0]。假設(shè)當(dāng)前指令操作碼為“0010”（表示加法ADD，取自IR），操作數(shù)為地址字段指定的主存單元內(nèi)容，結(jié)果存回AC。請(qǐng)簡(jiǎn)述執(zhí)行該ADD指令的主要步驟，并畫出相應(yīng)的數(shù)據(jù)通路信號(hào)流向圖（無需具體邏輯門，用帶箭頭的線表示數(shù)據(jù)流動(dòng)方向即可）。說明在哪些步驟中需要使用數(shù)據(jù)總線，哪些步驟中需要使用地址總線。試卷答案一、選擇題1.C2.A3.B4.A5.C6.C7.B8.B9.B10.B二、填空題1.控制器2.2553.補(bǔ)碼4.價(jià)格5.全相聯(lián)6.操作7.寄存器組8.直接9.地址10.中斷向量表11.存取周期12.4三、簡(jiǎn)答題1.解析：原碼表示法中，最高位為符號(hào)位，0表示正，1表示負(fù)，數(shù)值部分用絕對(duì)值表示。補(bǔ)碼表示法中，正數(shù)的補(bǔ)碼是其本身，負(fù)數(shù)的補(bǔ)碼是其絕對(duì)值的反碼加1。優(yōu)點(diǎn)：補(bǔ)碼運(yùn)算簡(jiǎn)單（加減法統(tǒng)一），避免了零的多個(gè)表示。缺點(diǎn)：原碼存在符號(hào)位，運(yùn)算復(fù)雜且零有+0和-0兩種表示；補(bǔ)碼在求負(fù)數(shù)絕對(duì)值時(shí)需加1，理解上稍復(fù)雜。2.解析：存儲(chǔ)器層次結(jié)構(gòu)是指將不同速度、容量、成本的存儲(chǔ)器組合起來，構(gòu)成一個(gè)統(tǒng)一的、層次化的存儲(chǔ)系統(tǒng)。設(shè)計(jì)依據(jù)：程序訪問的局部性原理（時(shí)間局部性和空間局部性），即最近訪問過的數(shù)據(jù)或相鄰的數(shù)據(jù)很可能在不久的將來再次被訪問。通過將速度快的、容量小的、成本高的存儲(chǔ)器放在靠近CPU的位置（如Cache），速度慢的、容量大的、成本低的存儲(chǔ)器放在較遠(yuǎn)的位置（如主存、輔存），以實(shí)現(xiàn)性能和成本的平衡。3.解析：中斷是指計(jì)算機(jī)在執(zhí)行程序過程中，出現(xiàn)某些意外事件（中斷請(qǐng)求），CPU暫停當(dāng)前正在執(zhí)行的程序，轉(zhuǎn)而去處理該事件，處理完畢后，再返回原來被暫停的程序繼續(xù)執(zhí)行的過程。中斷處理過程通常包括：中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、中斷隱含轉(zhuǎn)移、中斷服務(wù)程序執(zhí)行、中斷返回。四、計(jì)算題1.解析：(1)A+B=10110010+00110111=11100101(補(bǔ)碼)(2)A-B=A+(-B)。求-B的補(bǔ)碼：B=00110111，取反加1，-B=11001000。A+(-B)=10110010+11001000=10111010(補(bǔ)碼)答案：A+B=11100101，A-B=101110102.解析：(1)主存地址FFFFH=1111111111111111B。塊大小為16字節(jié)，即4位地址。塊號(hào)=FFFFH/10H=FFFFH/16H=7FFH=011111111111B。用6位二進(jìn)制表示為011111111111B。(2)Cache容量128KB，塊大小16字節(jié)，即4位地址。Cache塊數(shù)=128KB/16B=8KB=2^13塊。塊號(hào)=地址[15:11]。地址FFFFH的塊號(hào)=111111B=63(十進(jìn)制)。(3)主存地址FFFFH，塊號(hào)7FFH。Cache塊號(hào)63。若命中，訪問時(shí)間=50ns。若不命中，訪問時(shí)間=Cache訪問時(shí)間+主存訪問時(shí)間=50ns+200ns=250ns。命中率=(Cache塊數(shù)/主存塊數(shù))=128KB/(1MB/16B)=128*16/1024=2/16=1/8=12.5%。不命中率=1-12.5%=87.5%。平均訪問時(shí)間=命中率*命中時(shí)間+不命中率*不命中時(shí)間=12.5%*50ns+87.5%*250ns=0.125*50+0.875*250=6.25+218.75=225ns。時(shí)間縮短=250ns-225ns=25ns。五、綜合應(yīng)用題解析：執(zhí)行ADD指令步驟及信號(hào)流向：1.從主存取指令：PC內(nèi)容->地址總線A，地址總線A->主存，主存發(fā)出數(shù)據(jù)->數(shù)據(jù)總線D->MDR，MDR內(nèi)容->IR，PC自動(dòng)加1。2.分析指令：IR中的操作碼（0010）->控制單元->產(chǎn)生取操作數(shù)地址信號(hào)。3.取操作數(shù)：IR中的地址字段->地址總線A，地址總線A->主存，主存發(fā)出數(shù)據(jù)->數(shù)據(jù)總線D->MDR。4.執(zhí)行加法：MDR內(nèi)容（操作數(shù)）->數(shù)據(jù)總線D->ALU，AC內(nèi)容->數(shù)據(jù)總線D->ALU，ALU執(zhí)行ADD->結(jié)果->ALU輸出->數(shù)據(jù)總線D->AC。5.指令結(jié)束：AC內(nèi)容->數(shù)據(jù)總線D->存儲(chǔ)器寫端口（若需寫回主存），或狀態(tài)標(biāo)志更新。信號(hào)流向圖（示意）：```PC--(地址)-->A--(地址)-->主存--(數(shù)據(jù))-->D--(數(shù)據(jù))-->MDR--(指令)-->IR|^|||(數(shù)據(jù))|(數(shù)據(jù))vvPC+1MDR--(地址)-->A--(地址)-->主存--(數(shù)據(jù))-->D--(數(shù)據(jù))-->MDR^||(數(shù)據(jù))vMDR--(數(shù)據(jù))-->D--(數(shù)據(jù))-->ALU--(數(shù)據(jù))-->D--(數(shù)據(jù))-->AC^|