2025年考研計(jì)算機(jī)組成原理真題試卷（含答案）考試時(shí)間：______分鐘總分：______分姓名：______一、選擇題1.計(jì)算機(jī)的性能通常用MIPS（每秒執(zhí)行百萬(wàn)條指令）來(lái)衡量，它主要反映了計(jì)算機(jī)的（）。A.存儲(chǔ)容量B.存取速度C.運(yùn)算速度D.輸入輸出速度2.在計(jì)算機(jī)內(nèi)部，信息主要以二進(jìn)制形式表示，主要原因是（）。A.二進(jìn)制運(yùn)算簡(jiǎn)單可靠B.二進(jìn)制容易用物理狀態(tài)實(shí)現(xiàn)C.二進(jìn)制符合人類(lèi)的計(jì)數(shù)習(xí)慣D.以上都是3.一個(gè)8位的無(wú)符號(hào)二進(jìn)制數(shù)能表示的十進(jìn)制數(shù)的范圍是（）。A.0到255B.-128到+127C.-127到+128D.-256到+2554.在浮點(diǎn)數(shù)表示法中，下列說(shuō)法正確的是（）。A.階碼決定了數(shù)值的精度B.尾數(shù)決定了數(shù)值的范圍C.階碼和尾數(shù)共同決定了數(shù)值的范圍和精度D.尾數(shù)必須是整數(shù)5.CISC（復(fù)雜指令集計(jì)算機(jī)）和RISC（精簡(jiǎn)指令集計(jì)算機(jī)）的主要區(qū)別之一是（）。A.CPU速度B.指令數(shù)量和復(fù)雜度C.存儲(chǔ)器地址方式D.并行處理能力6.指令系統(tǒng)中，尋址方式用來(lái)確定操作數(shù)的（）。A.指令格式B.機(jī)器碼C.位置D.執(zhí)行時(shí)間7.在指令執(zhí)行過(guò)程中，將指令從內(nèi)存取到CPU內(nèi)部的操作稱為（）。A.指令譯碼B.取指階段C.執(zhí)行階段D.寫(xiě)回階段8.CPU的主要性能指標(biāo)是（）。A.主頻和字長(zhǎng)B.內(nèi)存容量C.存取周期D.硬盤(pán)容量9.在CPU的數(shù)據(jù)通路中，用于暫存數(shù)據(jù)或指令的寄存器是（）。A.累加器B.程序計(jì)數(shù)器C.地址寄存器D.數(shù)據(jù)寄存器10.組成CPU的核心部件是（）。A.運(yùn)算器和控制器B.控制器和存儲(chǔ)器C.運(yùn)算器和存儲(chǔ)器D.輸入設(shè)備和輸出設(shè)備11.微程序控制器中，存放微程序指令的存儲(chǔ)器通常稱為（）。A.主存儲(chǔ)器B.控制存儲(chǔ)器C.數(shù)據(jù)存儲(chǔ)器D.專(zhuān)用存儲(chǔ)器12.Cache和主存之間的地址映像方式主要有（）。A.直接映射B.全相聯(lián)映射C.組相聯(lián)映射D.以上都是13.采用全相聯(lián)映射方式時(shí)，Cache的沖突率最低，但（）。A.地址譯碼電路簡(jiǎn)單B.Cache容量可以做得更大C.硬件成本最低D.缺失率最低14.Cache的寫(xiě)策略有多種，常用的有（）。A.寫(xiě)直通B.寫(xiě)回C.寫(xiě)無(wú)效D.以上都是15.在存儲(chǔ)器層次結(jié)構(gòu)中，Cache的主要目的是（）。A.提高主存的容量B.提高主存的存取速度C.提高輔存的容量D.提高輔存的存取速度16.主存和輔存的主要區(qū)別在于（）。A.存儲(chǔ)介質(zhì)B.存儲(chǔ)容量C.存取速度D.以上都是17.磁盤(pán)存儲(chǔ)器屬于（）。A.隨機(jī)存取存儲(chǔ)器B.只讀存儲(chǔ)器C.寄存器D.輔助存儲(chǔ)器18.I/O設(shè)備與主機(jī)之間進(jìn)行數(shù)據(jù)傳送的方式通常有（）。A.程序查詢方式B.中斷方式C.DMA方式D.以上都是19.在中斷系統(tǒng)中，中斷優(yōu)先級(jí)判別是根據(jù)（）來(lái)確定的。A.中斷請(qǐng)求的來(lái)源B.中斷處理的緊迫程度C.中斷號(hào)的大小D.以上都是20.總線是計(jì)算機(jī)各功能部件之間傳送信息的公共通路，按傳輸信息類(lèi)型可分為（）。A.數(shù)據(jù)總線B.地址總線C.控制總線D.以上都是二、填空題1.計(jì)算機(jī)系統(tǒng)中，采用二進(jìn)制的主要原因是電子元件具有兩種穩(wěn)定的工作狀態(tài)。2.浮點(diǎn)數(shù)由符號(hào)位、階碼和尾數(shù)三部分組成。3.指令的操作碼字段規(guī)定了指令要執(zhí)行的操作。4.CPU主要由運(yùn)算器和控制器兩部分組成。5.衡量CPU性能的重要參數(shù)有主頻和CPI（每條指令執(zhí)行周期數(shù)）。6.Cache的基本工作原理是局部性原理，包括時(shí)間局部性和空間局部性。7.主存和Cache之間的地址映像方式有直接映射、全相聯(lián)映射和組相聯(lián)映射。8.Cache的寫(xiě)直通策略是指指令寫(xiě)入數(shù)據(jù)時(shí)，同時(shí)寫(xiě)入Cache和主存。9.輔助存儲(chǔ)器通常采用磁盤(pán)或磁帶作為存儲(chǔ)介質(zhì)。10.I/O控制方式有程序查詢方式、中斷方式和DMA方式。11.中斷向量地址通常存放在中斷向量表中。12.總線按傳輸信息類(lèi)型可分為數(shù)據(jù)總線、地址總線和控制總線。13.總線按功能可分為內(nèi)部總線、系統(tǒng)總線和外部總線。14.CPU通過(guò)地址總線向主存或I/O設(shè)備發(fā)出地址信號(hào)。15.數(shù)據(jù)總線用于在CPU、主存和I/O設(shè)備之間傳輸數(shù)據(jù)。三、簡(jiǎn)答題1.簡(jiǎn)述原碼、反碼、補(bǔ)碼三種定點(diǎn)數(shù)表示法的定義和優(yōu)缺點(diǎn)。2.什么是CISC和RISC？它們各自有哪些主要特點(diǎn)？3.描述CPU在一個(gè)機(jī)器周期內(nèi)執(zhí)行取指操作的主要步驟。4.解釋什么是Cache的“時(shí)間局部性原理”和“空間局部性原理”，并簡(jiǎn)述Cache工作原理。5.比較Cache和主存的性能指標(biāo)（如速度、容量、成本），說(shuō)明引入Cache的必要性。6.簡(jiǎn)述中斷過(guò)程的主要步驟。7.什么是DMA方式？它與程序查詢方式和中斷方式相比有哪些優(yōu)點(diǎn)？8.總線寬度對(duì)計(jì)算機(jī)系統(tǒng)性能有何影響？四、計(jì)算題1.已知一個(gè)浮點(diǎn)數(shù)格式為：1位符號(hào)位，6位階碼（含符號(hào)），10位尾數(shù)（含符號(hào)）。假設(shè)基數(shù)為2，請(qǐng)將十進(jìn)制數(shù)-27.5轉(zhuǎn)換為該浮點(diǎn)數(shù)格式（用二進(jìn)制表示）。2.某計(jì)算機(jī)Cache的容量為16KB，主存容量為512KB，塊大小為32字節(jié)。若采用直接映射方式，計(jì)算主存地址0x12348的Cache地址和塊內(nèi)地址。3.假設(shè)某CPU主頻為2GHz，執(zhí)行一條指令平均需要4個(gè)時(shí)鐘周期?，F(xiàn)要執(zhí)行一段包含1000條指令的代碼，求這段代碼的執(zhí)行時(shí)間是多少？（單位：納秒）五、分析題1.說(shuō)明CPU與主存之間、主存與Cache之間采用直接映射方式、全相聯(lián)映射方式和組相聯(lián)映射方式的主要區(qū)別，并比較它們的優(yōu)缺點(diǎn)（從地址譯碼復(fù)雜度、沖突率、硬件成本等方面進(jìn)行分析）。2.分析中斷響應(yīng)過(guò)程，說(shuō)明中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、中斷處理和中斷返回等環(huán)節(jié)的主要工作原理。3.解釋什么是總線周期？在總線周期中，CPU、主存和I/O設(shè)備之間有哪些主要的操作？---試卷答案一、選擇題1.C解析：MIPS（MillionInstructionsPerSecond）即每秒執(zhí)行百萬(wàn)條指令，是衡量計(jì)算機(jī)運(yùn)算速度的常用指標(biāo)。2.B解析：二進(jìn)制系統(tǒng)只使用0和1兩個(gè)數(shù)字，容易用具有兩種穩(wěn)定狀態(tài)的物理器件（如晶體管的導(dǎo)通與截止）來(lái)實(shí)現(xiàn)，具有簡(jiǎn)單可靠的特點(diǎn)。3.A解析：8位無(wú)符號(hào)二進(jìn)制數(shù)范圍是00000000到11111111，轉(zhuǎn)換為十進(jìn)制為0到255。4.C解析：浮點(diǎn)數(shù)的階碼決定數(shù)值的范圍，尾數(shù)決定數(shù)值的精度。5.B解析：CISC指令集復(fù)雜、指令數(shù)量多；RISC指令集簡(jiǎn)單、指令數(shù)量少且執(zhí)行時(shí)間固定。6.C解析：尋址方式是為了確定指令中操作數(shù)的具體存儲(chǔ)位置。7.B解析：取指階段是指CPU從內(nèi)存中取出指令代碼的過(guò)程。8.A解析：主頻（決定速度）和字長(zhǎng)（決定處理數(shù)據(jù)的能力）是衡量CPU性能的主要指標(biāo)。9.D解析：數(shù)據(jù)寄存器（DR）用于暫存從內(nèi)存讀取的數(shù)據(jù)或要寫(xiě)入內(nèi)存的數(shù)據(jù)。10.A解析：CPU由運(yùn)算器（執(zhí)行算術(shù)邏輯運(yùn)算）和控制器（控制指令執(zhí)行）兩部分核心部件組成。11.B解析：在微程序控制器中，存放控制序列（微指令）的專(zhuān)用存儲(chǔ)器稱為控制存儲(chǔ)器。12.D解析：Cache的地址映像方式包括直接映射、全相聯(lián)映射和組相聯(lián)映射。13.B解析：全相聯(lián)映射允許任何主存塊映射到Cache的任何塊，沖突率最低，但需要硬件實(shí)現(xiàn)地址映射，成本高，且Cache容量利用率可能不高。14.D解析：Cache的寫(xiě)策略包括寫(xiě)直通、寫(xiě)回和寫(xiě)無(wú)效。15.B解析：Cache的主要目的是彌補(bǔ)主存速度較慢的不足，提高內(nèi)存系統(tǒng)的整體速度。16.D解析：主存和輔存在存儲(chǔ)介質(zhì)、存儲(chǔ)容量和存取速度上都存在顯著區(qū)別。17.D解析：磁盤(pán)存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中常用的輔助存儲(chǔ)器。18.D解析：I/O設(shè)備與主機(jī)之間的數(shù)據(jù)傳送方式包括程序查詢、中斷和DMA。19.D解析：中斷優(yōu)先級(jí)的判別可以依據(jù)中斷請(qǐng)求來(lái)源、處理緊迫程度以及中斷號(hào)等因素。20.D解析：總線按傳輸信息類(lèi)型分為數(shù)據(jù)總線、地址總線和控制總線。二、填空題1.電子元件具有兩種穩(wěn)定的工作狀態(tài)2.符號(hào)位、階碼和尾數(shù)3.指令要執(zhí)行的操作4.運(yùn)算器和控制器5.主頻和CPI6.時(shí)間局部性和空間局部性7.直接映射、全相聯(lián)映射和組相聯(lián)映射8.指令寫(xiě)入數(shù)據(jù)時(shí)，同時(shí)寫(xiě)入Cache和主存9.磁盤(pán)或磁帶10.程序查詢方式、中斷方式和DMA方式11.中斷向量表中12.數(shù)據(jù)總線、地址總線和控制總線13.內(nèi)部總線、系統(tǒng)總線和外部總線14.向主存或I/O設(shè)備發(fā)出地址信號(hào)15.在CPU、主存和I/O設(shè)備之間傳輸數(shù)據(jù)三、簡(jiǎn)答題1.答：原碼表示法中，最高位為符號(hào)位，其余位表示數(shù)值的絕對(duì)值。優(yōu)點(diǎn)是直觀，與十進(jìn)制轉(zhuǎn)換方便；缺點(diǎn)是存在+0和-0，運(yùn)算時(shí)符號(hào)位參與運(yùn)算，規(guī)則復(fù)雜。反碼表示法中，正數(shù)與原碼相同，負(fù)數(shù)是其原碼除符號(hào)位外按位取反。優(yōu)點(diǎn)是消除了+0和-0，加減運(yùn)算規(guī)則統(tǒng)一；缺點(diǎn)是運(yùn)算時(shí)符號(hào)位也參與運(yùn)算，仍有-0。補(bǔ)碼表示法中，正數(shù)與原碼相同，負(fù)數(shù)是其原碼全體取反加1。優(yōu)點(diǎn)是加減運(yùn)算統(tǒng)一，可以直接進(jìn)行，避免了符號(hào)位參與運(yùn)算的復(fù)雜性，是計(jì)算機(jī)中常用的數(shù)值表示法；缺點(diǎn)是表示范圍比原碼和反碼略有不同（無(wú)-0）。補(bǔ)碼在計(jì)算機(jī)運(yùn)算中應(yīng)用最廣泛。2.答：CISC（ComplexInstructionSetComputer，復(fù)雜指令集計(jì)算機(jī)）采用指令數(shù)量多、指令功能復(fù)雜的指令集，指令執(zhí)行時(shí)間不等，部分指令執(zhí)行周期較長(zhǎng)。RISC（ReducedInstructionSetComputer，精簡(jiǎn)指令集計(jì)算機(jī)）采用指令數(shù)量少、指令功能簡(jiǎn)單、執(zhí)行時(shí)間固定的指令集，強(qiáng)調(diào)指令的并行執(zhí)行能力。CISC的優(yōu)點(diǎn)是程序簡(jiǎn)短，執(zhí)行某些復(fù)雜操作可能指令數(shù)少；缺點(diǎn)是硬件復(fù)雜，成本高，執(zhí)行效率不一定高。RISC的優(yōu)點(diǎn)是硬件簡(jiǎn)單，成本低，執(zhí)行速度快，易于實(shí)現(xiàn)并行處理；缺點(diǎn)是對(duì)于某些復(fù)雜操作可能需要多條指令實(shí)現(xiàn)，程序可能較長(zhǎng)。3.答：CPU在一個(gè)機(jī)器周期內(nèi)執(zhí)行取指操作的主要步驟如下：首先，在控制器的控制下，程序計(jì)數(shù)器（PC）的內(nèi)容被送到地址總線上；其次，CPU通過(guò)地址總線將主存地址發(fā)送出去，同時(shí)發(fā)出讀信號(hào)；然后，在控制信號(hào)的作用下，主存中對(duì)應(yīng)地址的指令字被讀取到數(shù)據(jù)總線上；最后，指令字被從數(shù)據(jù)總線傳送到CPU內(nèi)部的指令寄存器（IR）中，同時(shí)程序計(jì)數(shù)器準(zhǔn)備接收下一條指令的地址（或根據(jù)指令類(lèi)型進(jìn)行更新）。4.答：時(shí)間局部性原理是指如果程序訪問(wèn)某個(gè)數(shù)據(jù)或指令后，在不久的將來(lái)很可能再次訪問(wèn)它們?？臻g局部性原理是指如果程序訪問(wèn)某個(gè)內(nèi)存單元，那么它附近的內(nèi)存單元在不久的將來(lái)也很可能被訪問(wèn)。Cache工作原理就是基于局部性原理，將近期頻繁訪問(wèn)的指令和數(shù)據(jù)從主存復(fù)制到速度更快的Cache中，當(dāng)CPU需要訪問(wèn)數(shù)據(jù)時(shí)，首先在Cache中查找，如果命中（找到），則直接從Cache讀取，速度很快；如果未命中，則需要從主存讀取，并通常更新Cache。這樣可以大大提高內(nèi)存訪問(wèn)效率。5.答：Cache和主存的性能指標(biāo)對(duì)比：速度上，Cache速度最快，主存次之，輔存最慢；容量上，Cache容量最小，主存較大，輔存最大；成本上，Cache成本最高，主存次之，輔存最低。引入Cache的必要性在于：主存的容量和速度之間存在矛盾，單純擴(kuò)大主存容量會(huì)顯著增加成本且速度提升有限。Cache作為介于CPU和主存之間的高速存儲(chǔ)器，容量相對(duì)較小但速度接近CPU，成本較高，通過(guò)將主存中頻繁訪問(wèn)的內(nèi)容保存在Cache中，使得CPU大部分訪問(wèn)都能在Cache中快速完成，從而在不顯著增加成本的情況下，大幅提高了內(nèi)存系統(tǒng)的整體訪問(wèn)速度，實(shí)現(xiàn)了性能與成本的平衡。6.答：中斷過(guò)程的主要步驟如下：①中斷請(qǐng)求：當(dāng)I/O設(shè)備完成操作或發(fā)生異常時(shí)，向CPU發(fā)出中斷請(qǐng)求信號(hào)。②中斷判優(yōu)（若同時(shí)有多個(gè)中斷請(qǐng)求）：CPU按照預(yù)設(shè)的優(yōu)先級(jí)規(guī)則判斷哪個(gè)中斷請(qǐng)求具有最高優(yōu)先級(jí)。③中斷響應(yīng)：CPU在當(dāng)前指令執(zhí)行完畢且狀態(tài)允許時(shí)，響應(yīng)最高優(yōu)先級(jí)的中斷請(qǐng)求。響應(yīng)過(guò)程包括保存當(dāng)前程序狀態(tài)（如程序計(jì)數(shù)器PC和現(xiàn)場(chǎng)），并使PC指向中斷服務(wù)程序的入口地址。④中斷處理：CPU轉(zhuǎn)去執(zhí)行相應(yīng)的中斷服務(wù)程序，完成中斷請(qǐng)求的處理任務(wù)。⑤中斷返回：當(dāng)中斷服務(wù)程序執(zhí)行完畢，通過(guò)中斷返回指令，CPU恢復(fù)之前保存的程序狀態(tài)，繼續(xù)執(zhí)行被中斷的程序。7.答：DMA（DirectMemoryAccess，直接存儲(chǔ)器訪問(wèn)）方式是指在外設(shè)需要與主存交換數(shù)據(jù)時(shí)，CPU不直接參與數(shù)據(jù)傳輸?shù)倪^(guò)程。DMA控制器（DMAC）接管總線控制權(quán)，在CPU的配合下，直接在主存和I/O設(shè)備之間進(jìn)行數(shù)據(jù)塊的傳輸，傳輸完成后向CPU發(fā)出中斷信號(hào)。與程序查詢方式相比，DMA不占用CPU時(shí)間進(jìn)行數(shù)據(jù)傳輸，效率高；與中斷方式相比，DMA適用于大批量數(shù)據(jù)傳輸，傳輸過(guò)程由DMA控制器自動(dòng)完成，CPU干預(yù)少，更適合連續(xù)數(shù)據(jù)流。主要優(yōu)點(diǎn)是提高了CPU利用率，提高了數(shù)據(jù)傳輸速率。8.答：總線寬度是指在總線上同時(shí)傳輸?shù)臄?shù)據(jù)位數(shù)?？偩€寬度直接影響系統(tǒng)傳輸數(shù)據(jù)的吞吐量?？偩€寬度越寬，每次能傳輸?shù)臄?shù)據(jù)位數(shù)越多，單位時(shí)間內(nèi)傳輸?shù)臄?shù)據(jù)量就越大，系統(tǒng)性能也就越高。例如，數(shù)據(jù)總線寬度從32位增加到64位，理論上數(shù)據(jù)傳輸速率可以翻倍。因此，增加總線寬度是提高計(jì)算機(jī)系統(tǒng)性能的重要手段之一，但也會(huì)增加硬件成本和功耗。四、計(jì)算題1.解：十進(jìn)制數(shù)-27.5轉(zhuǎn)換為二進(jìn)制：整數(shù)部分-27的二進(jìn)制為11101。小數(shù)部分0.5的二進(jìn)制為0.1。組合起來(lái)為11101.1。假設(shè)浮點(diǎn)數(shù)格式為：1位符號(hào)位，6位階碼（含符號(hào)），10位尾數(shù)（含符號(hào)）。符號(hào)位：-27.5為負(fù)數(shù)，符號(hào)位為1。尾數(shù)：將11101.1轉(zhuǎn)換為規(guī)格化形式1.111011...，去掉開(kāi)頭的1，得到111011...（只取10位，后面補(bǔ)0），即1110110000。階碼：以2為基數(shù)的階碼，規(guī)格化浮點(diǎn)數(shù)的階碼為正，需要加符號(hào)。將二進(jìn)制11101轉(zhuǎn)換為十進(jìn)制為15，表示+15，階碼（含符號(hào)）的二進(jìn)制為001111。組合：符號(hào)位1|階碼001111|尾數(shù)1110110000最終結(jié)果（二進(jìn)制）為：1001111111011000。（注：由于尾數(shù)只保留10位，存在舍入誤差，實(shí)際結(jié)果可能略有不同，但方法步驟正確）2.解：Cache容量16KB=16*1024=16384字節(jié)=2^14字節(jié)。塊大小32字節(jié)=2^5字節(jié)。每個(gè)Cache塊可以存放主存的一個(gè)塊，Cache塊數(shù)=Cache容量/塊大小=2^14/2^5=2^9=512塊。直接映射方式下，主存地址與Cache地址的映射關(guān)系為：主存地址=Cache地址+塊內(nèi)地址。主存地址0x12348：首先計(jì)算塊號(hào)：塊號(hào)=主存地址/塊大小=0x12348/0x20=0x1234/0x20=0x4D。然后計(jì)算塊內(nèi)地址：塊內(nèi)地址=主存地址%塊大小=0x12348%0x20=0x18。因此，Cache地址（塊號(hào)）為0x4D，塊內(nèi)地址為0x18。3.解：CPU主頻2GHz=2*10^9Hz。指令平均CPI=4個(gè)時(shí)鐘周期/條指令。指令數(shù)=1000條?？倳r(shí)鐘周期數(shù)=指令數(shù)*CPI=1000*4=4000個(gè)時(shí)鐘周期。執(zhí)行時(shí)間=總時(shí)鐘周期數(shù)/主頻=4000/(2*10^9)秒=2/10^6秒=2微秒（μs）。五、分析題1.答：三種地址映像方式的主要區(qū)別和優(yōu)缺點(diǎn)分析：*直接映射：主存塊只能映射到Cache中的一個(gè)固定塊。優(yōu)點(diǎn)：地址譯碼簡(jiǎn)單，硬件成本低，沖突率低。缺點(diǎn)：主存塊與Cache塊的映射關(guān)系固定，當(dāng)多個(gè)常用的主存塊映射到同一Cache塊時(shí)，會(huì)產(chǎn)生沖突，導(dǎo)致Cache命中率降低，利用率不高。*全相聯(lián)映射：主存塊可以映射到Cache中的任意一個(gè)塊。優(yōu)點(diǎn)：沖突率最低，Cache命中率最高，靈活性好。缺點(diǎn)：地址譯碼電路極其復(fù)雜，硬件成本高，實(shí)現(xiàn)困難。*組相聯(lián)映射：Cache被分成若干組，主存塊只能映射到Cache的對(duì)應(yīng)組內(nèi)的某個(gè)塊。它是直接映射和全相聯(lián)映射的折中方案。優(yōu)點(diǎn)：地址譯碼復(fù)雜度介于兩者之間，沖突率低于直接映射，命中率高于全相聯(lián)映射，硬件成本適中。缺點(diǎn)：比直接映射復(fù)雜，比全相聯(lián)映射簡(jiǎn)單。綜上，直接映射成本低但命中率可能低；全相聯(lián)命中率最高但成本高；組相聯(lián)是性能和成本的折中。2.答：中斷響應(yīng)過(guò)程分析：*中斷請(qǐng)求：當(dāng)I/O設(shè)備完成操作或發(fā)生異常，通過(guò)中斷請(qǐng)求線向C