ICS31.200

CCSL56

團(tuán)體標(biāo)準(zhǔn)

T/CESAXXXX—202X

半導(dǎo)體集成電路

串行NOR型快閃存儲(chǔ)器測(cè)試方法

Semiconductorintegratedcircuits—TestmethodsofserialNORFlash

征求意見稿

在提交反饋意見時(shí)，請(qǐng)將您知道的相關(guān)專利連同支持性文件一并附上。

已授權(quán)的專利證明材料為專利證書復(fù)印件或扉頁(yè)，已公開但尚未授權(quán)的專利申請(qǐng)

證明材料為專利公開通知書復(fù)印件或扉頁(yè)，未公開的專利申請(qǐng)的證明材料為專利申請(qǐng)

號(hào)和申請(qǐng)日期。

202X-XX-XX發(fā)布202X-XX-XX實(shí)施

中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)發(fā)布

T/CESAXXXX—202X

目次

前言IV

1范圍5

2規(guī)范性引用文件5

3術(shù)語(yǔ)和定義5

4符號(hào)和縮略語(yǔ)5

5一般要求5

6功能測(cè)試6

6.1擦除操作功能測(cè)試6

6.2頁(yè)編程操作功能測(cè)試8

7靜態(tài)參數(shù)測(cè)試8

7.1靜態(tài)工作電流ICCSB8

7.2關(guān)斷電流ICCPD9

7.3動(dòng)態(tài)工作電流ICCOP10

7.4輸出漏電流ILO11

7.5輸入漏電流ILI12

7.6輸入高電平電壓VIH13

7.7輸入低電平電壓VIL14

7.8輸出高電平電壓VOH15

7.9輸出低電平電壓VOL15

8動(dòng)態(tài)參數(shù)測(cè)試16

8.1串行時(shí)鐘高脈寬時(shí)間tCH16

8.2串行時(shí)鐘低脈寬時(shí)間tCL17

8.3片選信號(hào)有效建立時(shí)間tSLCH18

8.4片選信號(hào)有效保持時(shí)間tCHSH19

8.5片選信號(hào)失效建立時(shí)間tSHCH19

8.6片選信號(hào)失效保持時(shí)間tCHSL20

8.7片選信號(hào)取消選擇時(shí)間tSHSL21

8.8輸出關(guān)斷時(shí)間tSHQZ21

8.9輸出保持時(shí)間tCLQX22

8.10數(shù)據(jù)建立時(shí)間tDVCH23

II

T/CESAXXXX—202X

8.11數(shù)據(jù)保持時(shí)間tCHDX23

8.12輸入保持建立時(shí)間tHLCH24

8.13輸入保持解除時(shí)間tHHCH25

8.14輸入保持持續(xù)時(shí)間tCHHH26

8.15輸入保持時(shí)間tCHHL27

8.16輸入保持生效到輸出高阻延遲時(shí)間tHLQZ28

8.17輸入保持解除到輸出正常延遲時(shí)間tHHQX28

8.18輸入時(shí)鐘到輸出正常延遲時(shí)間tCLQV29

8.19寫保護(hù)建立時(shí)間tWHSL29

8.20寫保護(hù)保持時(shí)間tSHWL30

8.21狀態(tài)寄存器寫入周期時(shí)間tW31

8.22頁(yè)面編程時(shí)間tPP31

8.23扇區(qū)擦除時(shí)間tSE32

8.24塊擦除時(shí)間tBE32

8.25片擦除時(shí)間tCE33

附錄A（資料性）測(cè)試圖形說明35

附錄B（資料性）真值表引腳說明37

參考文獻(xiàn)38

III

T/CESAXXXX—202X

半導(dǎo)體集成電路串行NOR型快閃存儲(chǔ)器測(cè)試方法

1范圍

本文件描述了半導(dǎo)體集成電路串行NOR型快閃存儲(chǔ)器的功能、靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)測(cè)試的基本方

法。

本文件適用于半導(dǎo)體集成電路領(lǐng)域中串行NOR型快閃存儲(chǔ)器的功能、靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)的測(cè)試。

2規(guī)范性引用文件

本文件沒有規(guī)范性引用文件。

3術(shù)語(yǔ)和定義

下列術(shù)語(yǔ)和定義適用于本標(biāo)準(zhǔn)。

3.1

訪問時(shí)間accesstime

地址或控制信號(hào)有效時(shí)到數(shù)據(jù)輸出有效時(shí)的傳輸延遲時(shí)間。

3.2

讀周期時(shí)間readcycletime

器件進(jìn)行連續(xù)讀操作時(shí)，地址變化的頻率周期。

3.3

建立時(shí)間setuptime

地址或數(shù)據(jù)輸入信號(hào)相較于控制信號(hào)有效沿提前輸入到器件的時(shí)間。

3.4

保持時(shí)間holdtime

地址或數(shù)據(jù)輸入信號(hào)在控制信號(hào)有效沿之后保持穩(wěn)定的時(shí)間。

4縮略語(yǔ)

CS#——chipselectinput，芯片選擇；

WP#——writeprotectinput，寫保護(hù)；

DI——datainput，數(shù)據(jù)輸入；

DO——dataoutput，數(shù)據(jù)輸出；

CLK——serialclockinput，時(shí)鐘輸入；

HOLD——holdinput，保持輸入。

5一般要求

5.1測(cè)試環(huán)境要求

除另有規(guī)定外，推薦測(cè)試標(biāo)準(zhǔn)大氣條件為：

5

T/CESAXXXX—202X

——溫度：20℃~28℃；

——相對(duì)濕度：40%~70%；

——?dú)鈮海?6kPa～106kPa。

5.2測(cè)試注意事項(xiàng)

測(cè)試期間，應(yīng)注意以下事項(xiàng)：

a）測(cè)試期間，應(yīng)避免外界干擾對(duì)測(cè)試準(zhǔn)確度的影響，測(cè)試設(shè)備引起的測(cè)試誤差應(yīng)符合器件產(chǎn)品技

術(shù)要求的規(guī)定；

b）測(cè)試期間，施于被測(cè)器件的電源電壓誤差應(yīng)在規(guī)定值的±1％以內(nèi)，施于被測(cè)器件的其它電參

量的準(zhǔn)確度應(yīng)符合器件產(chǎn)品技術(shù)要求的規(guī)定；

c）給器件加電前，應(yīng)檢查施加的電源電壓和負(fù)載電流未超過被測(cè)器件產(chǎn)品技術(shù)要求的使用極限條

件，不能接反電源電壓極性；

d）被測(cè)器件與測(cè)試系統(tǒng)連接或斷開時(shí)，不應(yīng)超過器件的使用極限條件；

e）在靜態(tài)參數(shù)測(cè)試和動(dòng)態(tài)參數(shù)測(cè)試前，應(yīng)進(jìn)行功能測(cè)試；

f）測(cè)試期間，測(cè)試設(shè)備或操作者應(yīng)避免因靜電放電而引起器件失效。

6功能測(cè)試

6.1擦除操作功能測(cè)試

6.1.1目的

驗(yàn)證器件從“0”擦除到“1”的操作，并讀出。

6.1.2測(cè)試原理

器件功能的測(cè)試原理圖如圖1所示。測(cè)試過程中，測(cè)試系統(tǒng)對(duì)器件提供輸入信號(hào)，首先對(duì)控制信號(hào)

腳、地址腳及數(shù)據(jù)輸入腳輸入相應(yīng)寫的指令及地址、數(shù)據(jù)，對(duì)存儲(chǔ)單元進(jìn)行擦除操作，之后對(duì)器件進(jìn)行

讀“1”操作，通過測(cè)試系統(tǒng)的信號(hào)采集功能接收數(shù)據(jù)腳的輸出信號(hào)。

電源VCC

控制信號(hào)

時(shí)鐘信號(hào)

測(cè)試系統(tǒng)VIH被測(cè)器件

VIL

數(shù)據(jù)信號(hào)DI/DO

VOH

VOL

圖1功能測(cè)試原理圖

基本功能真值表如表1所示。

表1功能真值表

輸入輸出

模式

CS#HOLD#WP#CLKDIDO

HXXXX三態(tài)待機(jī)

LLLCLK輸入輸出讀取

6

T/CESAXXXX—202X

輸入輸出

模式

CS#HOLD#WP#CLKDIDO

LLHCLK輸入輸出寫入

LHLCLK輸入保持保持

注1：H為高電平，L為低電平，X為不關(guān)注，CLK為時(shí)鐘信號(hào)；

注2：引腳說明請(qǐng)參見附錄B。

注3：適用于單路SPI模式，其他模式可參照相關(guān)文件規(guī)定。

6.1.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）相應(yīng)輸入端施加的高低電平VIH/VIL、時(shí)鐘頻率f、不同脈沖相互間的時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

6.1.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入高低電平與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）參照表2將控制端口給定相應(yīng)的信號(hào)，輸入寫使能和擦除操作的指令，并從輸入端口輸入指定

的地址信號(hào)，對(duì)該地址所在存儲(chǔ)空間進(jìn)行擦除操作；

e）參照表2將控制端口給定相應(yīng)的信號(hào)，輸入讀操作的指令，輸入端口輸入相應(yīng)的地址信號(hào)，在

輸出端口進(jìn)行采樣，驗(yàn)證讀出的數(shù)據(jù)是否為全“1”，若是全“1”，則表示器件擦除功能正常，

若讀出的數(shù)據(jù)非全“1”，則需分別對(duì)擦寫和讀操作進(jìn)行分析，確認(rèn)器件是否存在擦寫或讀操

作故障，功能測(cè)試參照表2示例的指令集。

表2功能指令集

INSTRUCTIONNAMEBYTE1BYTE2BYTE3BYTE4BYTE5BYTE6

CLOCKNUMBER時(shí)鐘數(shù)(0-7)(8-15)(16-23)(24-31)(32-39)(40-47)

WriteEnable寫使能06h

WriteDisable禁止寫入04h

ReadStatus讀取狀態(tài)寄

05h(S7-S0)

Register存器

WriteStatus寫入狀態(tài)寄

01h(S7-S0)(S15-S8)

Register存器

PageProgram頁(yè)編程02hA23-A16A15-A8A7-A0D7-D0D7-D0

Sector

扇區(qū)擦除20hA23-A16A15-A8A7-A0

Erase(4K)

Block

塊擦除52hA23-A16A15-A8A7-A0

Erase(32K)

7

T/CESAXXXX—202X

Block

塊擦除D8hA23-A16A15-A8A7-A0

Erase(64K)

ChipErase芯片擦除C7h/60h

Power-down斷電B9h

ReadData讀出數(shù)據(jù)03hA23-A16A15-A8A7-A0(D7-D0)

FastRead快速讀取0BhA23-A16A15-A8A7-A0dummy(D7-D0)

Release

解除斷電ABhdummydummydummy(ID7-ID0)

Power-down

6.2頁(yè)編程操作功能測(cè)試

6.2.1目的

驗(yàn)證器件從“1”頁(yè)編程到“0”的操作，并讀出。

6.2.2測(cè)試原理

器件功能的測(cè)試原理圖如圖1所示。測(cè)試過程中，測(cè)試系統(tǒng)對(duì)器件提供輸入信號(hào)，首先對(duì)控制信號(hào)

腳、地址腳及數(shù)據(jù)輸入腳輸入相應(yīng)寫的指令及地址、數(shù)據(jù)，對(duì)存儲(chǔ)單元進(jìn)行頁(yè)編程操作，之后對(duì)器件進(jìn)

行讀操作，通過測(cè)試系統(tǒng)的信號(hào)采集功能接收數(shù)據(jù)腳的輸出信號(hào)?；竟δ苷嬷当砣绫?所示。

6.2.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）相應(yīng)輸入端施加的高低電平VIH/VIL、時(shí)鐘頻率f、不同脈沖相互間的時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

6.2.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入高低電平與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）參照表2將控制端口給定相應(yīng)的信號(hào)，輸入寫使能和頁(yè)編程的指令，并從輸入端口輸入指定的

地址信號(hào)，將目標(biāo)數(shù)據(jù)通過數(shù)據(jù)端口寫入到該地址中；

e）參照表2將控制端口給定相應(yīng)的信號(hào)，輸入讀操作的指令，輸入端口輸入相應(yīng)的地址信號(hào)，在

輸出端口進(jìn)行采樣，驗(yàn)證讀出的數(shù)據(jù)是否和上一步寫入的目標(biāo)數(shù)據(jù)相同，若相同，則表示器件

讀寫功能正常，若讀出的數(shù)據(jù)不同，則需分別對(duì)寫和讀操作進(jìn)行分析，確認(rèn)是否是器件本身故

障，功能測(cè)試參照表2示例的指令集。

7靜態(tài)參數(shù)測(cè)試

7.1靜態(tài)工作電流ICCSB

7.1.1目的

測(cè)試TTL電平下器件的靜態(tài)工作電流。

8

T/CESAXXXX—202X

7.1.2測(cè)試原理

ICCSB的測(cè)試原理圖如圖2所示。測(cè)試過程中，通過對(duì)控制端口輸入指定的信號(hào)，輸入端口的狀態(tài)可

不關(guān)注，將器件置于待機(jī)狀態(tài)，測(cè)量此時(shí)流過電源端的電流。

電源VCC

A

ICCSB

輸入信控制端

號(hào)口數(shù)

被據(jù)

測(cè)輸

器出

端

輸入端件

口

口

圖2靜態(tài)工作電流ICCSB測(cè)試原理圖

7.1.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入信號(hào)條件，片選信號(hào)輸入高電平信號(hào)VIH；

c）輸出負(fù)載條件。

7.1.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件按照器件產(chǎn)品技術(shù)要求給定，片選信號(hào)使能端口施加器件產(chǎn)品技術(shù)要求規(guī)定的搞電平

（一般為VCC）；

d）按照表1將控制端口置于相應(yīng)狀態(tài)，使被測(cè)器件處于待機(jī)工作狀態(tài)；

e）測(cè)量流過電源端VCC的電流，即靜態(tài)工作電流ICCSB，記錄測(cè)試值；

7.2關(guān)斷電流ICCPD

7.2.1目的

測(cè)試器件的關(guān)斷電流。

7.2.2測(cè)試原理

ICCPD的測(cè)試原理圖如圖3所示。測(cè)試過程中，通過對(duì)控制端口輸入指定的信號(hào)，輸入端口輸入指

定的信號(hào)，將器件置于關(guān)機(jī)狀態(tài)，測(cè)量此時(shí)流過電源端的電流。

9

T/CESAXXXX—202X

電源VCC

ICCSBA

輸入

控制數(shù)

信號(hào)端口

被據(jù)

測(cè)輸

器出

輸入件端

端口口

圖3靜態(tài)工作電流ICCSB測(cè)試原理圖

7.2.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入信號(hào)條件；

c）輸出負(fù)載條件。

7.2.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件按照器件產(chǎn)品技術(shù)要求給定，片選信號(hào)使能端口施加器件產(chǎn)品技術(shù)要求規(guī)定的高電平

（一般為VCC）；

d）按照表2，輸入斷電指令，使被測(cè)器件處于斷電狀態(tài)；

e）測(cè)量流過電源端VCC的電流，即為關(guān)斷電流ICCPD，記錄測(cè)試值；

7.3動(dòng)態(tài)工作電流ICCOP

7.3.1目的

測(cè)試器件分別處于只讀、寫狀態(tài)寄存器、頁(yè)編程、扇區(qū)擦除、塊擦除和芯片擦除工作狀態(tài)下的動(dòng)態(tài)

工作電流。

7.3.2測(cè)試原理

ICCOP的測(cè)試原理圖如圖4所示。測(cè)試過程中，對(duì)器件的輸入端口給定指定的信號(hào)，并以一定的時(shí)

鐘周期對(duì)器件進(jìn)行訪問，輸出端口不關(guān)注，測(cè)量此時(shí)流過電源端口的電流。

10

T/CESAXXXX—202X

電源VCC

ICCOPA

輸

輸數(shù)

控制入

入被據(jù)

端口信

信測(cè)輸

號(hào)

號(hào)器出

輸入件端

端口口

圖4動(dòng)態(tài)工作電流ICCOP測(cè)試原理圖（輸入端口要給信號(hào)）

7.3.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入高低電平條件VIH/VIL和輸出負(fù)載條件；

c）工作頻率f。

7.3.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加器件產(chǎn)品技術(shù)要求規(guī)定的電壓值VCC；

c）輸入端條件施加器件產(chǎn)品技術(shù)要求規(guī)定的電平；

d）參照表1和表2給定輸入信號(hào)，采用器件產(chǎn)品技術(shù)要求規(guī)定的工作頻率對(duì)器件進(jìn)行讀寫操作；

e）在器件處于正常工作狀態(tài)時(shí)，測(cè)量流過電源端VCC的電流即為動(dòng)態(tài)工作電流ICCOP，記錄測(cè)試值；

7.4輸出漏電流ILO

7.4.1目的

測(cè)試器件處于三態(tài)時(shí)輸出端的漏電流。

7.4.2測(cè)試原理

ILO的測(cè)試原理圖如圖5所示。測(cè)試過程中，對(duì)器件控制端口輸入相應(yīng)的信號(hào)，使輸出端口處于三

態(tài)狀態(tài)，并對(duì)被測(cè)輸出端口施加相應(yīng)電壓VO，測(cè)量此時(shí)流過該輸出端口的電流。

11

T/CESAXXXX—202X

電源VCC

被測(cè)輸出端

A

輸控制

ILO

入端口

信被其

余

號(hào)測(cè)VO

器輸

輸入件出

端口端

圖5輸出漏電流ILO測(cè)試原理圖

7.4.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入高低電平條件VIH/VIL和輸出負(fù)載條件；

c）輸出端施加電壓VO。

7.4.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）參照表1，輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的邏輯電平，使器件輸出端處于三態(tài)狀態(tài)；

d）被測(cè)輸出端施加器件產(chǎn)品技術(shù)要求規(guī)定的輸出電壓VO（一般為0V和VCC兩種條件）；

e）在被測(cè)輸出端測(cè)得電流即為輸出漏電流ILO，記錄測(cè)試值。

7.5輸入漏電流ILI

7.5.1目的

測(cè)試器件輸入端口的漏電流。

7.5.2測(cè)試原理

ILI的測(cè)試原理圖如圖6所示。測(cè)試過程中，對(duì)器件被測(cè)輸入端口施加相應(yīng)電壓VIN，測(cè)量此時(shí)流過

該輸入端口的電流。

12

T/CESAXXXX—202X

電源VCC

被測(cè)輸入端

A

VIN

ILI

被輸

其余測(cè)出

輸入器端

端口件口

圖6輸入漏電流ILI測(cè)試原理圖

7.5.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入端施加的電壓VIN。

7.5.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）被測(cè)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的輸入電壓VIN(一般為0V和VCC兩種條件)；

d）在被測(cè)輸入端測(cè)得輸入電流即為輸入漏電流ILI，記錄測(cè)試值。

7.6輸入高電平電壓VIH

7.6.1目的

測(cè)試能使器件正常工作的最小輸入高電平電壓。

7.6.2測(cè)試原理

VIH的測(cè)試原理圖如圖7所示。測(cè)試過程中，測(cè)試系統(tǒng)對(duì)器件提供的邏輯高電平輸入電壓設(shè)置為VIH、

邏輯低電平電壓VIL設(shè)為0V，對(duì)器件存儲(chǔ)單元進(jìn)行寫操作，之后進(jìn)行讀操作，采集輸出端口的輸出信號(hào)，

驗(yàn)證輸出數(shù)據(jù)是否和寫入的數(shù)據(jù)一致。

電源VCC

輸輸

被輸出

入出

輸入信號(hào)測(cè)信號(hào)

端端

器接收

口口

VIH件

VIL

13

T/CESAXXXX—202X

圖7輸入高低電平電壓VIH/VIL測(cè)試原理圖

7.6.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）相應(yīng)輸入端施加的高低電平VIH/VIL、時(shí)鐘頻率f、不同脈沖相互間的時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

7.6.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）非被測(cè)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的條件，非被測(cè)輸出端開路；

d）被測(cè)輸入端輸入的高電平VIH從VCC值開始降低，找到能使輸出端輸出電壓為規(guī)范規(guī)定的電壓

值時(shí)的最小輸入電壓，該輸入電壓即為最小輸入高電平電壓VIH，記錄該測(cè)試值；

e）按照以上步驟，針對(duì)每個(gè)被測(cè)輸入端分別進(jìn)行測(cè)試。

7.7輸入低電平電壓VIL

7.7.1目的

測(cè)試能使器件正常工作的最大輸入低電平電壓。

7.7.2測(cè)試原理

VIL的測(cè)試原理圖如圖7所示。測(cè)試過程中，測(cè)試系統(tǒng)對(duì)器件提供的邏輯高電平輸入電壓VIH與VCC

保持一致、邏輯低電平電壓設(shè)置為VIL，對(duì)器件存儲(chǔ)單元進(jìn)行寫操作，之后進(jìn)行讀操作，采集輸出端口

的輸出信號(hào)，驗(yàn)證輸出數(shù)據(jù)是否和寫入的數(shù)據(jù)一致。

7.7.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）相應(yīng)輸入端施加的高低電平VIH/VIL、時(shí)鐘頻率f、不同脈沖相互間的時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

7.7.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中。

b）電源端施加規(guī)定的電壓VCC。

c）非被測(cè)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的條件，非被測(cè)輸出端開路。

d）被測(cè)輸入端輸入低電平VIL從0V開始增加，找到能使輸出端輸出電壓為規(guī)范規(guī)定的電壓值時(shí)的

最大輸入電壓，該輸入電壓即為最大輸入低電平電壓VIL，記錄該測(cè)試值；

e）按照以上步驟，針對(duì)每個(gè)被測(cè)輸入端分別進(jìn)行測(cè)試。

14

T/CESAXXXX—202X

7.8輸出高電平電壓VOH

7.8.1目的

測(cè)試器件輸出端口輸出為邏輯高電平時(shí)的輸出電壓。

7.8.2測(cè)試原理

VOH的測(cè)試原理圖如圖8所示。測(cè)試過程中，先對(duì)器件的存儲(chǔ)單元進(jìn)行擦除操作，之后對(duì)器件進(jìn)行

讀“1”操作，使輸出端口處于高電平狀態(tài)，并對(duì)被測(cè)輸出端口施加相應(yīng)的負(fù)載電流IOH，測(cè)量此時(shí)被測(cè)

輸出端口的電壓。

電源VCC

被測(cè)輸出端

輸被

IOH

輸入信號(hào)入測(cè)

端器VVOH

口

VIH件

VIL

圖8輸出高電平電壓VOH測(cè)試原理圖

7.8.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）相應(yīng)輸入端施加的高低電平VIH/VIL、時(shí)鐘頻率f、不同脈沖相互間的時(shí)間關(guān)系；

c）輸出負(fù)載電流IOH。

7.8.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加器件產(chǎn)品技術(shù)要求規(guī)定的電壓VCC；

c）輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的條件；

d）參照表2指令，對(duì)器件存儲(chǔ)陣列進(jìn)行擦除操作；

e）對(duì)器件進(jìn)行讀操作，被測(cè)輸出端口輸出電壓為高電平時(shí)，對(duì)被測(cè)輸出端口施加器件產(chǎn)品技術(shù)要

求規(guī)定的負(fù)載電流IOH；

f）在被測(cè)輸出端測(cè)得輸出高電平電壓即為VOH，記錄測(cè)試值。

7.9輸出低電平電壓VOL

7.9.1目的

測(cè)試器件輸出端口輸出為邏輯低電平時(shí)的輸出電壓。

7.9.2測(cè)試原理

15

T/CESAXXXX—202X

VOL的測(cè)試原理圖如圖9所示。測(cè)試過程中，先對(duì)器件的存儲(chǔ)單元進(jìn)行寫全“0”，之后對(duì)器件進(jìn)行

讀操作，使輸出端口處于低電平狀態(tài)，并對(duì)被測(cè)輸出端口施加相應(yīng)的負(fù)載電流IOL，測(cè)量此時(shí)被測(cè)輸出

端口的電壓。

電源VCC

被測(cè)輸出端

輸被

IOL

輸入信號(hào)入測(cè)

端器VVOL

口

VIH件

VIL

圖9輸出低電平電壓VOL測(cè)試原理圖

7.9.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）相應(yīng)輸入端施加的高低電平VIH/VIL、時(shí)鐘頻率f、不同脈沖相互間的時(shí)間關(guān)系；

c）輸出負(fù)載電流IOL。

7.9.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加器件產(chǎn)品技術(shù)要求規(guī)定的電壓VCC；

c）輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的條件；

d）參照表2指令，對(duì)器件存儲(chǔ)陣列進(jìn)行寫全“0”操作；

e）對(duì)器件進(jìn)行讀操作，被測(cè)輸出端口輸出電壓為低電平時(shí)，對(duì)被測(cè)輸出端口施加器件產(chǎn)品技術(shù)要

求規(guī)定的負(fù)載電流IOL；

f）在被測(cè)輸出端測(cè)得輸出電壓即為輸出低電平電壓VOL，記錄測(cè)試值。

8動(dòng)態(tài)參數(shù)測(cè)試

8.1串行時(shí)鐘高脈寬時(shí)間tCH

8.1.1目的

測(cè)試器件進(jìn)行正常工作時(shí)的最小時(shí)鐘高脈寬時(shí)間。

8.1.2測(cè)試原理

tCH的測(cè)試原理圖如圖1所示，波形圖如圖10所示。測(cè)試過程中，對(duì)器件存儲(chǔ)單元進(jìn)行讀操作，時(shí)

鐘信號(hào)的高電平脈寬為tCH。

16

T/CESAXXXX—202X

圖10串行輸出波形圖

8.1.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間的

時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.1.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）輸入脈沖條件按照器件產(chǎn)品技術(shù)要求給定；

e）將特定數(shù)據(jù)（建議使用棋盤碼）寫入全部存儲(chǔ)單元中，按照器件產(chǎn)品技術(shù)要求規(guī)定的時(shí)鐘頻率

讀出數(shù)據(jù)，驗(yàn)證讀寫操作是否正確；

f）以一定步進(jìn)將讀操作的時(shí)鐘高脈寬不斷縮小，每步進(jìn)一次測(cè)試一遍讀操作，驗(yàn)證讀出數(shù)據(jù)是否

正確，直至找到能使器件正確讀出時(shí)的最小時(shí)鐘高脈寬時(shí)間，即為串行時(shí)鐘高脈寬時(shí)間tCH，

記錄該測(cè)試值。

8.2串行時(shí)鐘低脈寬時(shí)間tCL

8.2.1目的

測(cè)試器件進(jìn)行正常工作時(shí)的最小時(shí)鐘低脈寬時(shí)間。

8.2.2測(cè)試原理

tCL的測(cè)試原理圖如圖1所示，波形圖如圖10所示。測(cè)試過程中，對(duì)器件存儲(chǔ)單元進(jìn)行讀操作，時(shí)

鐘信號(hào)的低電平脈寬為tCL。

8.2.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

17

T/CESAXXXX—202X

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間的

時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.2.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）輸入脈沖條件按照器件產(chǎn)品技術(shù)要求給定；

e）將特定數(shù)據(jù)（建議使用棋盤碼）寫入全部存儲(chǔ)單元中，按照器件產(chǎn)品技術(shù)要求規(guī)定的時(shí)鐘頻率

讀出數(shù)據(jù)，驗(yàn)證讀寫操作是否正確；

f）以一定步進(jìn)將讀操作的時(shí)鐘低脈寬不斷縮小，每步進(jìn)一次測(cè)試一遍讀操作，驗(yàn)證讀出數(shù)據(jù)是否

正確，直至找到能使器件正確讀出時(shí)的最小時(shí)鐘低脈寬時(shí)間，即為串行時(shí)鐘低脈寬時(shí)間tCL，記

錄該測(cè)試值。

8.3片選信號(hào)有效建立時(shí)間tSLCH

8.3.1目的

測(cè)試器件由片選信號(hào)控制寫操作時(shí)片選信號(hào)有效沿到第一個(gè)時(shí)鐘輸入的時(shí)間。

8.3.2測(cè)試原理

tSLCH的測(cè)試原理圖如圖1所示，波形圖如圖11所示。測(cè)試過程中，對(duì)器件進(jìn)行寫操作時(shí)，由片選

信號(hào)下降沿來控制數(shù)據(jù)輸入有效，測(cè)量片選信號(hào)下降沿到第一個(gè)時(shí)鐘輸入上升沿的時(shí)間。

圖11串行輸入波形圖

8.3.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間的

時(shí)間關(guān)系；

18

T/CESAXXXX—202X

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.3.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）被測(cè)片選信號(hào)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的脈沖，對(duì)器件輸入讀操作指令；

e）片選信號(hào)下降沿到第一個(gè)時(shí)鐘輸入上升沿時(shí)間按照規(guī)范給定的值來設(shè)定，驗(yàn)證讀操作數(shù)據(jù)是否

正確寫入；

f）以一定步進(jìn)將片選信號(hào)下降沿到第一個(gè)時(shí)鐘輸入上升沿的時(shí)間間隔不斷減小，通過正常讀操作

驗(yàn)證數(shù)據(jù)正確讀出的最小時(shí)間間隔，即得到片選信號(hào)有效建立時(shí)間tSLCH，記錄該測(cè)試值。

8.4片選信號(hào)有效保持時(shí)間tCHSH

8.4.1目的

測(cè)試器件由片選信號(hào)控制寫操作時(shí)最后一個(gè)時(shí)鐘輸入信號(hào)到片選信號(hào)無效的時(shí)間。

8.4.2測(cè)試原理

tCHSH的測(cè)試原理圖如圖1所示，波形圖如圖11所示。測(cè)試過程中，對(duì)器件進(jìn)行寫操作時(shí)，由片選

信號(hào)上升沿來控制數(shù)據(jù)輸入無效，測(cè)量最后一個(gè)時(shí)鐘輸入信號(hào)上升沿到片選信號(hào)上升沿的時(shí)間。

8.4.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間的

時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.4.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）被測(cè)片選信號(hào)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的脈沖，其余控制輸入端的有效信號(hào)優(yōu)先于片

選信號(hào)的有效信號(hào)給出，對(duì)器件進(jìn)行寫使能和頁(yè)編程；

e）寫使能和寫操作結(jié)束時(shí)，最后一個(gè)時(shí)鐘輸入信號(hào)上升沿到片選信號(hào)上升沿的時(shí)間按照規(guī)范給定

的值來設(shè)定，通過正常讀寫操作驗(yàn)證數(shù)據(jù)是否正確寫入；

f）以一定步進(jìn)將最后一個(gè)時(shí)鐘輸入信號(hào)上升沿到片選信號(hào)上升沿的時(shí)間間隔不斷減小，通過正常

讀操作驗(yàn)證數(shù)據(jù)正確寫入的最小時(shí)間間隔，即為片選信號(hào)有效保持時(shí)間tCHSH，記錄該測(cè)試值。

8.5片選信號(hào)失效建立時(shí)間tSHCH

19

T/CESAXXXX—202X

8.5.1目的

測(cè)試器件由片選信號(hào)控制寫操作時(shí)片選信號(hào)無效沿到第一個(gè)時(shí)鐘輸入的時(shí)間。

8.5.2測(cè)試原理

tSHCH的測(cè)試原理圖如圖1所示，波形圖如圖11所示。測(cè)試過程中，對(duì)器件進(jìn)行寫操作時(shí)，由片選

信號(hào)上升沿來控制數(shù)據(jù)輸入無效，測(cè)量片選信號(hào)上升沿到第一個(gè)時(shí)鐘輸入上升沿的時(shí)間。

8.5.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間

的時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.5.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）被測(cè)片選信號(hào)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的脈沖，其余控制輸入端的有效信號(hào)優(yōu)先于片

選信號(hào)的有效信號(hào)給出，對(duì)器件進(jìn)行寫使能和頁(yè)編程；

e）寫使能和頁(yè)編程結(jié)束時(shí)，片選信號(hào)上升沿到第一個(gè)時(shí)鐘輸入上升沿時(shí)間給出，按照規(guī)范給定的

值來設(shè)定，通過正常讀寫操作驗(yàn)證數(shù)據(jù)是否正確寫入；

f）以一定步進(jìn)將片選信號(hào)上升沿到第一個(gè)時(shí)鐘輸入上升沿的時(shí)間間隔不斷減小，通過正常讀操作

驗(yàn)證數(shù)據(jù)正確寫入的最小時(shí)間間隔，即為片選信號(hào)失效建立時(shí)間tSHCH，記錄該測(cè)試值。

8.6片選信號(hào)失效保持時(shí)間tCHSL

8.6.1目的

測(cè)試器件由片選信號(hào)控制寫操作時(shí)最后一個(gè)時(shí)鐘輸入信號(hào)到片選信號(hào)有效的時(shí)間。

8.6.2測(cè)試原理

tCHSL的測(cè)試原理圖如圖1所示，波形圖如圖11所示。測(cè)試過程中，對(duì)器件進(jìn)行寫操作時(shí)，由片選

信號(hào)下降沿來控制數(shù)據(jù)輸入有效，測(cè)量最后一個(gè)時(shí)鐘輸入信號(hào)上升沿到片選信號(hào)下降沿的時(shí)間。

8.6.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間的

時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.6.4測(cè)試程序

20

T/CESAXXXX—202X

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）被測(cè)片選信號(hào)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的脈沖，其余控制輸入端的有效信號(hào)優(yōu)先于片

選信號(hào)的有效信號(hào)給出，對(duì)器件進(jìn)行寫使能和頁(yè)編程；

e）寫使能和頁(yè)編程結(jié)束時(shí)，最后一個(gè)時(shí)鐘輸入信號(hào)上升沿到片選信號(hào)下降沿的時(shí)間按照規(guī)范給定

的值來設(shè)定，通過正常讀寫操作驗(yàn)證數(shù)據(jù)是否正確寫入；

f）以一定步進(jìn)將最后一個(gè)時(shí)鐘輸入信號(hào)上升沿到片選信號(hào)上升沿的時(shí)間間隔不斷減小，通過正常

讀操作驗(yàn)證數(shù)據(jù)是否正確寫入，直到得到能使器件正確寫入數(shù)據(jù)時(shí)最后一個(gè)時(shí)鐘輸入信號(hào)上升

沿到片選信號(hào)上升沿的時(shí)間，即為片選信號(hào)有效保持時(shí)間tCHSL，記錄該測(cè)試值。

8.7片選信號(hào)取消選擇時(shí)間tSHSL

8.7.1目的

測(cè)試器件由片選信號(hào)控制寫操作時(shí)失效持續(xù)時(shí)間。

8.7.2測(cè)試原理

tSHSL的測(cè)試原理圖如圖1所示，波形圖如圖11所示。測(cè)試過程中，對(duì)器件進(jìn)行取消選擇的持續(xù)時(shí)

間，測(cè)量片選信號(hào)高脈寬持續(xù)時(shí)間。

8.7.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間

的時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.7.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）被測(cè)片選信號(hào)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的脈沖，其余控制輸入端的有效信號(hào)優(yōu)先于片

選信號(hào)的有效信號(hào)給出，對(duì)器件進(jìn)行寫使能操作，間隔一個(gè)周期后對(duì)器件進(jìn)行頁(yè)編程；

e）片選信號(hào)高脈寬時(shí)間給出，按照規(guī)范給定的值來設(shè)定，通過正常讀寫操作驗(yàn)證數(shù)據(jù)是否正確寫

入；

f）以一定步進(jìn)將片選信號(hào)高脈寬時(shí)間不斷減小，通過正常讀操作驗(yàn)證數(shù)據(jù)正確寫入的最小時(shí)間間

隔，即為片選信號(hào)取消選擇時(shí)間tSHSL，記錄該測(cè)試值。

8.8輸出關(guān)斷時(shí)間tSHQZ

21

T/CESAXXXX—202X

8.8.1目的

測(cè)試器件片選信號(hào)關(guān)閉到輸出關(guān)閉的延時(shí)時(shí)間。

8.8.2測(cè)試原理

tSHQZ的測(cè)試原理圖如圖1所示，波形圖如圖10所示。測(cè)試過程中，對(duì)器件進(jìn)行連續(xù)讀操作，通過

片選信號(hào)變化來控制數(shù)據(jù)輸出，測(cè)量片選信號(hào)上升沿到輸出關(guān)斷的延遲時(shí)間。

8.8.3測(cè)試條件

測(cè)試期間，應(yīng)規(guī)定以下測(cè)試條件：

a）電源電壓VCC；

b）輸入脈沖高低電平VIH/VIL、脈沖幅度、脈沖上升/下降時(shí)間tr/tf、時(shí)鐘頻率f、不同脈沖相互間的

時(shí)間關(guān)系；

c）輸出比較電平VOH/VOL和輸出負(fù)載條件。

8.8.4測(cè)試程序

測(cè)試程序如下：

a）在規(guī)定的環(huán)境條件下，將被測(cè)器件接入測(cè)試系統(tǒng)中；

b）電源端施加規(guī)定的電壓VCC；

c）輸入條件與輸出負(fù)載條件按器件產(chǎn)品技術(shù)要求給定；

d）被測(cè)片選信號(hào)輸入端施加器件產(chǎn)品技術(shù)要求規(guī)定的脈沖；

e）以不小于被測(cè)器件的最小時(shí)鐘周期對(duì)器件進(jìn)行連續(xù)讀操作，并確保被測(cè)輸出端口信號(hào)相鄰周期

的輸出電平有“0”、“1”翻轉(zhuǎn)；

f）以片選信號(hào)上升沿翻轉(zhuǎn)的參考電平為起始點(diǎn)，測(cè)量對(duì)應(yīng)輸出端口有效輸出信號(hào)到中間態(tài)的時(shí)間

間隔，即為輸出關(guān)斷時(shí)間tSHQZ，記錄該測(cè)試值。

8.9輸出保持時(shí)間tCLQX

8.9.1目的

測(cè)試器件輸出時(shí)下一個(gè)時(shí)鐘信號(hào)有效沿到上一個(gè)數(shù)據(jù)有效輸出的保持時(shí)間。

8.9.2測(cè)試原理

tCLQX的測(cè)