第13章

門(mén)電路與組合邏輯電路第13章門(mén)電路與組合邏輯電路13.1邏輯門(mén)電路13.3組合邏輯電路的分析和設(shè)計(jì)13.4常用集成組合邏輯電路13.2典型集成門(mén)電路的結(jié)構(gòu)與特點(diǎn)13.3組合邏輯電路的分析和設(shè)計(jì)邏輯電路組合邏輯電路時(shí)序邏輯電路特點(diǎn)：輸出只取決于當(dāng)前的輸入組成：門(mén)電路，不存在記憶元件特點(diǎn)：輸出取決于當(dāng)前的輸入和原來(lái)的狀態(tài)組成：組合電路、記憶元件#＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB與門(mén)或門(mén)非門(mén)與非門(mén)或非門(mén)與或非門(mén)異或門(mén)同或門(mén)常用的門(mén)&ABF三態(tài)門(mén)復(fù)習(xí)#給定邏輯圖得到邏輯功能分析13.3.1組合電路的分析一、組合電路的分析1.由邏輯圖寫(xiě)出邏輯表達(dá)式分析步驟：2.化簡(jiǎn)邏輯表達(dá)式3.列寫(xiě)真值表（有時(shí)可略）4.確定邏輯功能#例1：分析下圖的邏輯功能

&&&ABF同或門(mén)ABF001010100111真值表功能：當(dāng)兩個(gè)變量取值相同時(shí)，函數(shù)為1，取值不同時(shí)函數(shù)為0。#13.3解：或說(shuō)列寫(xiě)真值表例2：分析下圖的邏輯功能。

&&&&ABF異或門(mén)功能兩變量相同時(shí)，F(xiàn)為“0”兩變量相異時(shí)，F(xiàn)為“1”#ABF000011101110真值表或說(shuō)13.3例3：分析下圖的邏輯功能。

特點(diǎn)：

M=1時(shí)選通A路信號(hào)；

M=0時(shí)選通B路信號(hào)。信號(hào)選通電路BMF&&&A1MABF00000011010001111000101011011111真值表#13.3例4：分析下圖的邏輯功能。

給定邏輯功能畫(huà)出邏輯圖設(shè)計(jì)二、組合電路的設(shè)計(jì)1.首先指明變量取“0”“1”的含義

設(shè)計(jì)步驟：2.根據(jù)給定的邏輯要求，列出真值表3.用卡諾圖化簡(jiǎn)寫(xiě)出最簡(jiǎn)表達(dá)式4.根據(jù)最簡(jiǎn)邏輯表達(dá)式畫(huà)出邏輯電路#13.313.3.2組合電路的設(shè)計(jì)例：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。1.指明變量含義

A

B

C

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

真值表A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出是F，多數(shù)贊成時(shí)是“1”，否則是“0”。列真值表3.用卡諾圖寫(xiě)出最簡(jiǎn)表達(dá)式ABC000111801BCABAC8.14.根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖&

1&&ABCF需要三個(gè)與門(mén)，一個(gè)或門(mén)ABBCCA見(jiàn)仿真分析將與或式轉(zhuǎn)變?yōu)榕c非式：要求用與非門(mén)設(shè)計(jì)電路&&&&ABCF8.113.4常用集成組合邏輯電路n位二進(jìn)制代碼有2n種不同的組合，可以表示2n個(gè)信號(hào)

編碼器I0

I7Y0Y1Y2

8個(gè)信號(hào)

3位二進(jìn)制數(shù)8線-3線編碼器作用：將一系列不同的事物（信號(hào)）轉(zhuǎn)換成二進(jìn)制代碼常用組合邏輯電路編碼器譯碼器數(shù)據(jù)選擇器加法器等一、編碼器

為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一個(gè)二值代碼表示，這就是編碼的含義。1.二進(jìn)制編碼器13.4有4臺(tái)電動(dòng)機(jī)，每一時(shí)刻僅有一臺(tái)運(yùn)行，欲將此信息傳遞給計(jì)算機(jī)，Y0Y1

4臺(tái)電動(dòng)機(jī)

2位二進(jìn)制數(shù)I0

I3I1I2組合邏輯電路設(shè)計(jì)？編碼器真值表≥1≥1I0I1I2I3Y0Y1Y1=I2+I3Y0=I1+I3輸出表達(dá)式：設(shè)計(jì)邏輯電路：4線－2線編碼器4線－2線編碼器例1問(wèn)題：如何傳遞？解決：編碼屬于什么問(wèn)題？三位二進(jìn)制編碼器

編碼器I0

I7Y0Y1Y2

8個(gè)信號(hào)

3位二進(jìn)制數(shù)8線－3線編碼器8線-3線編碼器例2例3.設(shè)計(jì)二－十進(jìn)制鍵控8421BCD編碼器將十個(gè)狀態(tài)（對(duì)應(yīng)十個(gè)按鍵）編制成BCD碼十個(gè)輸入需要幾位輸出？四位設(shè)輸入低電平有效，則真值表變?yōu)檩斎胧畟€(gè)狀態(tài)二-十進(jìn)制編碼器F3I0

I8F0F1F2二進(jìn)制代碼

二-十進(jìn)制編碼器簡(jiǎn)化真值表邏輯表達(dá)式：8.2+5VR0123456788&F3&F2&F1&F0000100100011010001010110011110001001鍵控編碼器8421#&F3&F2&F1&F00123456887鍵控8421編碼器二、譯碼器1.二進(jìn)制譯碼器作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器譯碼是編碼的逆過(guò)程，即將某二進(jìn)制數(shù)翻譯成電路的某種狀態(tài)

譯碼器Y0A0An-1Ym-1Y1二進(jìn)制代碼一組高低電平信號(hào)#13.41A0A1例：用與非門(mén)設(shè)計(jì)2-4線譯碼器真值表#&&&&1A1A01Y3Y2Y1Y0G控制端2-4線譯碼器74LS13874138仿真應(yīng)用8.274LS138管腳圖#13.42.顯示譯碼器將機(jī)器中的運(yùn)算結(jié)果用十進(jìn)制顯示出來(lái)，需要顯示譯碼器以七段顯示器件為例bcdefgabcdefgabcdefgabcdefgaabcdefg11111100110000110110111110010110010101101101234510111116abcdefg11100007bcdefgabcdefgabcdefgabcdefga13.4真值表Fa同樣，可求出Fb~FgABCD00011180001118bcdefga#數(shù)碼顯示顯示譯碼13.4七段顯示顯示譯碼器設(shè)計(jì)數(shù)碼顯示顯示譯碼ABCD11BD&&>113.4三、加法器例：A=181,B=801，計(jì)算A+B。11011001+011010011加法運(yùn)算的基本規(guī)則：(1)逢二進(jìn)一。(2)最低位是兩個(gè)數(shù)最低位的疊加，不需考慮進(jìn)位。(3)其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位。(4)任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。用半加器實(shí)現(xiàn)用全加器實(shí)現(xiàn)#13.41.半加器半加運(yùn)算不考慮從低位來(lái)的進(jìn)位。設(shè)：A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位真值表#邏輯圖=1&ABSC∑ABCS邏輯符號(hào)CO2.全加器：an---加數(shù)；bn---被加數(shù)；cn-1---低位的進(jìn)位；sn---本位和；cn---進(jìn)位。真值表#8.2邏輯符號(hào)邏輯圖1anbncn-1sncns'=1=1&&#anbncn-1sncn∑CO2.全加器：13.4

全加器SN74LS