CMOS數(shù)字集成電路原理與分析第五章CMOS反相器第四章

內容概述數(shù)字集成電路中互連線的作用互連線是貫穿芯片的“信號與能量傳輸網(wǎng)絡”，其核心作用是連接芯片內所有數(shù)字元器件（晶體管、門電路、IP核等），實現(xiàn)功能協(xié)同與數(shù)據(jù)交互，是數(shù)字系統(tǒng)從“孤立器件”形成“完整功能電路”的關鍵紐帶。隨著數(shù)字集成電路集成度的提高，互連線層數(shù)不斷提高，長度增長，寄生效應不可忽略互連線延遲模型互連線寄生電容長互連線驅動第5章CMOS反相器010204CMOS反相器的瞬態(tài)特性CMOS反相器的靜態(tài)特性02要點內容CMOS反相器的結構要點內容03其他結構反相器要點內容要點內容015.1CMOS反相器的結構第5章CMOS反相器反相器基本概念VOUT=-VIN反相器的邏輯表達式反相器的電路符號反相器的邏輯真值表VINVOUT高電平（對應邏輯“1”）低電平（對應邏輯“0”）低電平（對應邏輯“0”）高電平（對應邏輯“1”）理想反相器的輸入-輸出轉移特性5.1CMOS反相器的結構反相器基本概念反相器實際的輸入-輸出轉移特性VOH:輸出電平為邏輯”1”時的最大輸出電壓VOL:輸出電平為邏輯”0”時的最小輸出電壓VIL:仍能維持輸出為邏輯”1”的最大輸入電壓VIH:仍能維持輸出為邏輯”0”的最小輸入電壓VM:邏輯閾值，輸出等于輸入時對應的輸入電壓VOH=VDD，VOL=0，VIL=VIH=VM=VDD/2理想反相器第5章CMOS反相器5.1CMOS反相器的結構CMOS反相器的電路結構第5章CMOS反相器反相器基本電路結構nMOS晶體管1.當VIN=0，對應邏輯“0”時；nMOS晶體管關斷，輸出端子VOUT與地呈現(xiàn)高阻狀態(tài)，電源通過負載元件與輸出相連。VOUT=VDD，邏輯“1”

2.當VIN=VDD，對應邏輯“1”時；nMOS晶體管導通，并提供電路工作電流。RloadRMOS-ONRMOS-ON<<Rload邏輯“0”

負載元件為電阻時：

（E/R反相器）負載元件為增強型MOS晶體管：（E/E反相器）負載元件為耗盡型MOS晶體管：（E/D反相器）輸出低電平靠分壓輸入-輸出特性與理想反相器偏離較大5.1CMOS反相器的結構CMOS反相器的電路結構第5章CMOS反相器為了使反相器的傳輸特性好在驅動管開關斷開時，負載電阻相對于開關的電阻足夠小在驅動管開關閉合時，負載電阻相對于開關的電阻足夠大假設：有兩種開關狀態(tài)互補的開關，SW1高電平導通，SW2低電平導通。nMOS晶體管

高電平導通pMOS晶體管

低電平導通SW1SW2導通狀態(tài)互補CMOS反相器5.1CMOS反相器的結構CMOS反相器的電路結構第5章CMOS反相器如果輸入VIN為“1”，則nMOS晶體管導通，pMOS晶體管截止。如果輸入VIN為“0”，則nMOS晶體管截止，pMOS晶體管導通。VOUT=VOH=VDDVOUT=VOL=0VOH=VDD,VOL=0VDD由PMOS和NMOS所組成的互補型電路叫做CMOSC：complementaryCMOS電路的特點：低功耗CMOS已成為現(xiàn)代集成電路特別是數(shù)字電路的主流輸入穩(wěn)定時總有一個截止5.2CMOS反相器的靜態(tài)特性CMOS反相器的傳輸特性第5章CMOS反相器AB段：0<VIN<VTnnMOS截止，pMOS線性導通VOUT=VDDEF段：VDD+VTp<VIN<VDDpMOS截止，nMOS線性導通VOUT=0轉移特性過渡階段，輸入-輸出的變化？5.2CMOS反相器的靜態(tài)特性CMOS反相器的傳輸特性第5章CMOS反相器BC段：VTn<VIN<VOUT+VTpnMOS飽和導通，pMOS線性導通nMOS晶體管開始導通，此時VOUT從VDD開始下降因為：假設：將VIN的上下限代入：VDD/2-VTp<VOUT<VDD5.2CMOS反相器的靜態(tài)特性CMOS反相器的傳輸特性第5章CMOS反相器CD段：VOUT+VTp<VIN<VTn+VOUTnMOS飽和導通VDSn=VOUT>VGSn-VTn因為：對于nMOS：對于pMOS：VGSp=VIN-VDD，VDSp=VOUT-VDDVDSp<VGSp-VTp可得：pMOS飽和導通5.2CMOS反相器的靜態(tài)特性CMOS反相器的傳輸特性第5章CMOS反相器DE段：VOUT+VTn<VIN<VDD+VTp因為：假設：將VIN的上下限代入：0<VOUT<VDD/2-VTnnMOS線性導通對于nMOS：VDSn<VGSn-VTnpMOS飽和導通對于pMOS：5.2CMOS反相器的靜態(tài)特性CMOS反相器的傳輸特性第5章CMOS反相器晶體管截止區(qū)線性區(qū)飽和區(qū)pMOSVGSp>VTpVDD+VTp<VIN<VDDVGSp<VTpVIN<VDD+VTpVDSp>VGSp-VTpVIN<VOUT+VTpVGSp<VTpVIN<VDD+VTpVDSp>VGSp-VTpVIN>VOUT+VTpnMOSVGSp<VTnVIN<VTnVGSp>VTnVIN>VTnVDSn<VGSn-VTnVIN>VOUT+VTnVGSp>VTnVIN>VTnVDSn>VGSn-VTnVIN<VOUT+VTn5.2CMOS反相器的靜態(tài)特性CMOS反相器的邏輯閾值第5章CMOS反相器反相器的輸出電壓VOUT與輸入電壓VIN相等時所對應的輸入電壓VIN的數(shù)值。邏輯閾值的定義nMOS晶體管和pMOS晶體管工作在飽和狀態(tài)令：當：5.2CMOS反相器的靜態(tài)特性CMOS反相器的邏輯閾值第5章CMOS反相器5.2CMOS反相器的靜態(tài)特性CMOS反相器的有效高/低電平輸入第5章CMOS反相器VOUT-VGS=VDD-VIN-VDS=VDD-VOUTVGS=VINVINVIL

和VIH的計算VIN=VILn管工作在飽和區(qū)，p管工作在線性區(qū)對VIN求導將代入VIN=VIL同理可得（1）（2）（1）和（2）聯(lián)立可求得VIL同理可求得VIH例考慮一個具有如下參數(shù)的CMOS反相器電路：計算該反相器的VIL、VIH5.2CMOS反相器的靜態(tài)特性CMOS反相器的有效高/低電平輸入第5章CMOS反相器解:將題目給出的條件代入公式：2026/1/6當VIN=VIL時,nMOS管工作在飽和區(qū),pMOS管工作在線性區(qū)則有:5.2CMOS反相器的靜態(tài)特性CMOS反相器的有效高/低電平輸入第5章CMOS反相器2026/1/6當VIN=VIH時,nMOS管工作在線性區(qū),pMOS管工作在飽和區(qū)則有:5.2CMOS反相器的靜態(tài)特性CMOS反相器的有效高/低電平輸入第5章CMOS反相器2026/1/6當VIN=VIH時,nMOS管工作在線性區(qū),pMOS管工作在飽和區(qū)則有:5.2CMOS反相器的靜態(tài)特性CMOS反相器的有效高/低電平輸入第5章CMOS反相器2026/1/6當VIN=VIH時,nMOS管工作在線性區(qū),pMOS管工作在飽和區(qū)則有:5.2CMOS反相器的靜態(tài)特性CMOS反相器的有效高/低電平輸入第5章CMOS反相器2026/1/6VOHVOLVILVOHVIHVOL噪聲最大允許電壓噪聲最小允許電壓5.2CMOS反相器的靜態(tài)特性CMOS反相器的噪聲容限第5章CMOS反相器噪聲干擾對數(shù)字信號傳輸?shù)挠绊懺肼暩蓴_會造成信號傳輸錯誤2026/1/6有效低電平輸出Vin輸入低電平有效范圍0VIL有效高電平輸出Vout輸入高電平有效范圍VIHVDD過渡區(qū)VOHVOL噪聲噪聲幅值＋VOL<VIL噪聲幅值<VIL-VOL高電平噪聲噪聲幅值＋VIH<VOH噪聲幅值<VOH-VIH低電平NMH=VOH-VIHNMH=VOH-VIH高噪聲容限低噪聲容限5.2CMOS反相器的靜態(tài)特性CMOS反相器的噪聲容限第5章CMOS反相器低噪聲容限NML的物理含義輸入低電平信號在疊加噪聲的情況下，仍能保證反相器穩(wěn)定輸出高電平的最大噪聲電壓容忍能力。高噪聲容限NMH的物理含義輸入高電平信號在疊加噪聲的情況下，仍能保證反相器穩(wěn)定輸出低電平的最大噪聲電壓容忍能力。2026/1/6CMOS反相器傳輸特性與抗噪聲能力的關系VO(V)VOHVOLVINVILVIHVO(V)VOHVOLVINVILVIHVO(V)VOHVOLVINVILVIH5.2CMOS反相器的靜態(tài)特性CMOS反相器的噪聲容限第5章CMOS反相器高低電平轉換的過渡區(qū)越窄，抗噪聲能力越強VIL和VIH關系式較為復雜，不能直接得出影響噪聲容限的參數(shù)。比較簡單的方法是對電壓傳輸特性曲線逐段近似。g為過渡線斜率2026/1/6問題討論：CMOS反相器邏輯閾值與噪聲容限的關系5.2CMOS反相器的靜態(tài)特性CMOS反相器的噪聲容限第5章CMOS反相器這一特性在抗干擾設計中具有重要的應用價值當CMOS中的nMOS、pMOS中的溝道長度Ln=Lp時調整Wp/Wn，可改變電壓傳輸特性曲線的過渡區(qū)位置，邏輯閾值隨之變化Wp/Wn減小，電壓傳輸特性曲線的過渡區(qū)位置左移，邏輯閾值減小Wp/Wn增大，電壓傳輸特性曲線的過渡區(qū)位置右移，邏輯閾值增大低噪聲容限減小，高噪聲容限增大低噪聲容限增大，高噪聲容限減小2026/1/65.2CMOS反相器的靜態(tài)特性CMOS反相器的噪聲容限第5章CMOS反相器反相器輸入信號從高振蕩變低邏輯閾值為VM時的輸出邏輯閾值為VM+時的輸出反相器輸入信號從低振蕩變高邏輯閾值為VM時的輸出邏輯閾值為VM-時的輸出動態(tài)調整反相器的邏輯閾值，改善高、低噪聲容限2026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器VINVOUT0VDD0？VINVDDVOUT不考慮時間，一個輸入對應一個輸出VDD/2tVDDVOUT考慮時間，輸入信號輸入后延遲一定時間后輸出響應VDD/2Δt1Δt22026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器CMOS反相器的瞬態(tài)特性下降時間tf反相器的輸出波形從高電平的90%下降至高電平的10%需要的時間。延遲時間tpd反相器的輸入波形變化到高電平的50%至輸出波形變化到高電平50%的需要的時間。上升時間tr反相器的輸出波形從高電平的10%上升至高電平的90%需要的時間。2026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器CMOS反相器的上升與下降時間VIN=0，nMOS晶體管截止，負載電容CL

充電到VDD，VOUT=VDD,工作點為X1nMOS晶體管截止VIN從0階躍變?yōu)閂DD,nMOS飽和導通，工作點變化到X2，負載電容CL

以nMOS的飽和電流對地放電，VOUT開始下降至VGS-VT

，工作點變化到X3

。X1X2nMOS晶體管線性導通，負載電容CL

以nMOS晶體管的線性電流對地放電，VOUT繼續(xù)下降至0,對應工作點X4

。X3X42026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器下降時間tf由下面兩個時間間隔組成。1．電容電壓VOUT從0.9VDD下降到VDD-VTn所需的時間tf1；2．電容電壓VOUT從VDD-VTn下降到0.1VDD所需的時間tf2。VOUT從0.9VDD下降到VDD-VTn所需的時間tf2，nMOS飽和VOUT從（VDD-VTn）放電到0.1

VDD所需的時間tf2,nMOS線性導通假設下降時間只與nMOS相關CMOS反相器的上升與下降時間2026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器假設上升時間只與pMOS相關CMOS反相器的上升與下降時間上升時間由于mn

=2mp，當CMOS反相器中nMOS的尺寸和pMOS的尺寸相同時tr<tf為了上升時間和下降時間近似相等若：Lp=Ln2026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器CMOS反相器的延遲時間延遲時間是由VOUT從VDD下降到VDD-VTn所需的時間td1及VOUT從（VDD-VTn）下降到0.5VDD所需的時間td2決定的。t1時間段，nMOS工作在飽和區(qū)同理：2026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器CMOS反相器的延遲時間不同尺寸CMOS反相器的延遲時間瞬態(tài)特性2026/1/65.3CMOS反相器的瞬態(tài)特性第5章CMOS反相器CMOS反相器的延遲時間CMOS反相器的延遲時間的測量奇數(shù)個反相器環(huán)接構成環(huán)形振蕩器n個反相器環(huán)接，反相器的振蕩頻率5.4其他反相器三態(tài)反相器

三態(tài)反相器真值表VINENVOUT00110001Z(高阻)11Z(高阻)典型應用2026/1/6第5章CMOS反相器5.4其他反相器第5章CMOS反相器遲滯反相器標準邏輯閾值低邏輯閾值高邏輯閾值5.4其他反相器第5章CMOS反相器遲滯反相器VIN=0“1”VDDVIN：0→1，VOUT：1→0Mn1的導通條件：VIN-VX