硅集成電路制造工藝.ppt_第1頁(yè)
硅集成電路制造工藝.ppt_第2頁(yè)
硅集成電路制造工藝.ppt_第3頁(yè)
硅集成電路制造工藝.ppt_第4頁(yè)
硅集成電路制造工藝.ppt_第5頁(yè)
已閱讀5頁(yè)，還剩40頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

SiliconVLSITechnology 硅基大規(guī)模集成電路制作技術(shù) 集成電路的發(fā)展 單個(gè)器件的尺寸越來(lái)越小晶片的尺寸越來(lái)越大 器件變小 減小光刻的特征線寬 Lateralfeaturesize 從設(shè)計(jì)上縮小器件的尺寸設(shè)計(jì)功能強(qiáng)大 集成度更高的器件 晶片變大 硅晶的生產(chǎn)工藝提高 可以生成更大直徑的晶體薄膜生長(zhǎng) 光刻 蝕刻等制作工藝的性能提高制作生產(chǎn)線的改進(jìn) Moore sLaw 半導(dǎo)體材料 硅 1960年以前 Ge和GaAs占半導(dǎo)體的主導(dǎo)地位 1953年 Brattain和Bardeen發(fā)現(xiàn)可以利用氧氣 水等使半導(dǎo)體表面氧化 1960年 高質(zhì)量的SiO2直接生長(zhǎng)在Si表面1947年 第一個(gè)點(diǎn)接觸式半導(dǎo)體器件 復(fù)合鍺晶體 誕生 兩年后基于單晶硅的器件產(chǎn)生硅還具有其它良好特性 自此以后成為半導(dǎo)體領(lǐng)域的主導(dǎo)者 IntelCPU的發(fā)展 例 SiliconIC 關(guān)鍵步驟或工藝 晶體生長(zhǎng)光刻氧化擴(kuò)散離子注入蝕刻薄膜生長(zhǎng)后道工藝 光刻 掩膜和套刻 Photolithography 氧化 薄膜生長(zhǎng) 薄膜外延生長(zhǎng) 刻蝕 離子注入 CMOS工藝 固體物理知識(shí) 半導(dǎo)體摻雜 PNJunction 二極管 MOS電容 nMOSFET

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論