1、數(shù)字電子技術(shù)復(fù)習(xí)一、主要知識點總結(jié)和要求1 .數(shù)制、編碼其及轉(zhuǎn)換：要求：能熟練在10進制、2進制、8進制、16進制、8421BCD格雷碼之間進行相互轉(zhuǎn)換。舉例1:(37.25)10=()2=()16=()8421BCD解：(37.25)10=(100101.01)2=(25.4)16=(00110111.00100101)8421bcd2 .邏輯門電路：(1)基本概念1)數(shù)字電路中晶體管作為開關(guān)使用時，是指它的工作狀態(tài)處于飽和狀態(tài)和截止?fàn)顟B(tài)。2) TTL門電路典型高電平為3.6V,典型低電平為0.3V。3) OC門和OD門具有線與功能。4)三態(tài)門電路的特點、邏輯功能和應(yīng)用。高阻態(tài)、高電平、低電

2、平。5)門電路參數(shù)：噪聲容限Vnh或Vnl、扇出系數(shù)N。、平均傳輸時間tpd。要求：掌握八種邏輯門電路的邏輯功能；掌握OC門和OD門，三態(tài)門電路的邏輯功能；能根據(jù)輸入信號畫出各種邏輯門電路的輸出波形。A舉例2:畫出下列電路的輸出波形。U1_nIL"UFLnLnLT解：由邏輯圖寫出表達(dá)式為：y=A+BC=A+b+c,則輸出y見上。3 .基本邏輯運算的特點：與運算：見零為零，全1為1;或運算：見1為1,全零為零；與非運算：見零為1,全1為零；或非運算：見1為零，全零為1;異或運算：相異為1,相同為零；同或運算：相同為1,相異為零；非運算：零變1,1變零；要求：熟練應(yīng)用上述邏輯運算。4 .

3、數(shù)字電路邏輯功能的幾種表示方法及相互轉(zhuǎn)換。真值表(組合邏輯電路)或狀態(tài)轉(zhuǎn)換真值表(時序邏輯電路)：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。邏輯表達(dá)式：是由邏輯變量和與、或、非3種運算符連接起來所構(gòu)成的式子?？ㄖZ圖：是由表示變量的所有可能取值組合的小方格所構(gòu)成的圖形。00011111X100X000XX11XX11111111111110ABB c邏輯圖：是由表示邏輯運算的邏輯符號所構(gòu)成的圖形。波形圖或時序圖：是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。狀態(tài)圖（只有時序電路才有）：描述時序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖

4、。要求：掌握這五種（對組合邏輯電路）或六種（對時序邏輯電路）方法之間的相互轉(zhuǎn)換。5 .邏輯代數(shù)運算的基本規(guī)則反演規(guī)則：對于任何一個邏輯表達(dá)式Y(jié),如果將表達(dá)式中的所有“”換成“+”，“+”換成“”：“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱補函數(shù)）。這個規(guī)則稱為反演規(guī)則。對偶規(guī)則：對于任何一個邏輯表達(dá)式Y(jié),如果將表達(dá)式中的所有“”換成“+”換成“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個新的函數(shù)表達(dá)式Y(jié)丫/稱為函Y的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。要求：熟練應(yīng)用反演規(guī)則和對偶規(guī)則求邏輯函數(shù)的反函數(shù)和對

5、偶函數(shù)。舉例3:求下列邏輯函數(shù)的反函數(shù)和對偶函數(shù)Y=A網(wǎng)CDE解：反函數(shù)：丫=（即）（0即距）對偶函數(shù)：Y，=（AfB）（cRDaE）6 .邏輯函數(shù)化簡要求：熟練掌握邏輯函數(shù)的兩種化簡方法。公式法化簡：邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)舉例4：用公式化簡邏輯函數(shù)：丫=ABC+ABC+BC解：JEU十期.的二（J十N羽c十函=/iC+BCB（C+C）=B圖形化簡：邏輯函數(shù)的圖形化簡法是將邏輯函數(shù)用卡諾圖來表示，利用卡諾圖來化簡邏輯函數(shù)。（主要適合于3個或4個變量的化簡）舉例5：用卡諾圖化簡邏輯函數(shù)：Y（A,B,C）=£m（0,2,3,7）+

6、3;d（4,6）解：畫出卡諾圖為'4M八.一y7 .觸發(fā)器及其特性方程一一L1）觸發(fā)器的的概念和特點：觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯單元。其具有如下特點：它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)，即兩個穩(wěn)態(tài)可以相互轉(zhuǎn)換；當(dāng)輸入信號消失后，所置成的狀態(tài)能夠保持不變。具有記憶功能2）不同邏輯功能的觸發(fā)器的特性方程為：RS觸發(fā)器：Qn+=S+RQn,約束條件為：RS=0,具有置0、置1、保持功能。jk觸發(fā)器：on41=jQn+Kon,具有置。、置1、保持、翻轉(zhuǎn)功能。D觸發(fā)器：Qn+=D,具有置0、置1功能。T觸發(fā)器：Qn*=TQn+TQn,具有保

7、持、翻轉(zhuǎn)功能。觸發(fā)器:Qn#=Qn（計數(shù)工作狀態(tài)）,具有翻轉(zhuǎn)功能。要求：能根據(jù)觸發(fā)器（重點是JK-FF和D-FF）的特性方程熟練地畫出輸出波形。舉例6:已知J,K-FF電路和其輸入波形，試畫出8 .脈沖產(chǎn)生和整形電路1）施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。要求：會根據(jù)輸入波形畫輸出波形。特點：具有滯回特性，有兩個穩(wěn)態(tài)，輸出僅由輸入決定，即在輸入信號達(dá)到對應(yīng)門限電壓時觸發(fā)翻轉(zhuǎn)，沒有記憶功能。2）多諧振蕩器是一種不需要輸入信號控制，就能自動產(chǎn)生矩形脈沖的自激振蕩電路。特點：沒有穩(wěn)態(tài)，只有兩個暫穩(wěn)態(tài)，且兩個暫穩(wěn)態(tài)能自動轉(zhuǎn)換。3）單穩(wěn)態(tài)觸發(fā)器在輸入負(fù)脈沖作用下，

8、產(chǎn)生定時、延時脈沖信號，或?qū)斎氩ㄐ握巍Ｌ攸c：電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。在外來觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài)，經(jīng)過一段時間后，電路會自動返回到穩(wěn)態(tài)。要求：熟練掌握555定時器構(gòu)成的上述電路，并會求有關(guān)參數(shù)（脈寬、周期、頻率）和畫輸出波形。舉例7:已知施密特電路具有逆時針的滯回特性，試畫出輸出波形。解：v：9 .A/D和D/A轉(zhuǎn)換器1） A/D和D/A轉(zhuǎn)換器概念：模數(shù)轉(zhuǎn)換器：能將模擬信號轉(zhuǎn)換為數(shù)字信號的電路稱為模數(shù)轉(zhuǎn)換器，簡稱A/D轉(zhuǎn)換器或ADG由采樣、保持、量化、編碼四部分構(gòu)成。數(shù)模轉(zhuǎn)換器：能將數(shù)字信號轉(zhuǎn)換為模擬信號的電路稱為數(shù)模轉(zhuǎn)換器，簡稱D/A轉(zhuǎn)

9、換器或DAC由基準(zhǔn)電壓、變換網(wǎng)絡(luò)、電子開關(guān)、反向求和構(gòu)成。ADCDAC溝通模擬電路和數(shù)字電路的橋梁，也可稱之為兩者之間的接口。2） D/A轉(zhuǎn)換器的分辨率分辨率用輸入二進制數(shù)的有效位數(shù)表示。在分辨率為n位的D/A轉(zhuǎn)換器中，輸出電壓能區(qū)分2n個不同的輸入二進制代碼狀態(tài)，能給出2n個不同等級的輸出模擬電壓。分辨率也可以用D/A轉(zhuǎn)換器的最小輸出電壓與最大輸出電壓的比值來表示舉例8:10位D/A轉(zhuǎn)換器的分辨率為：11-10=0.0012-110233） A/D轉(zhuǎn)換器的分辨率A/D轉(zhuǎn)換器的分辨率用輸出二進制數(shù)的位數(shù)表示，位數(shù)越多，誤差越小，轉(zhuǎn)換精度越高。舉例9:輸入模擬電壓的變化范圍為05V,輸出8位二進

10、制數(shù)可以分辨的最小模擬電壓為5Vx28=20mV而輸出12位二進制數(shù)可以分辨的最小模擬電壓為5Vx2-12=1.22mV。10.常用組合和時序邏輯部件的作用和特點組合邏輯部件：編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、半加器、全加器。時序邏輯部件：計數(shù)器、寄存器。要求：掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、半加器、全加器、計數(shù)器、寄存器的定義，功能和特點。舉例10:能對兩個1位二進制數(shù)進行相加而求得和及進位的邏輯電路稱為半加器。二、典型題型總結(jié)及要求（一）分析題型1 .組合邏輯電路分析：分析思路：由邏輯圖寫出輸出邏輯表達(dá)式；將邏輯表達(dá)式化簡為最簡與或表達(dá)式；由最簡與或表達(dá)式列出真值表；分析

11、真值表，說明電路邏輯功能。要求：熟練掌握由門電路和組合邏輯器件74LS138、74LS153、74LS151構(gòu)成的各種組合邏輯電路的分析。舉例11:分析如圖邏輯電路的邏輯功能。解：由邏輯圖寫出輸出邏輯表達(dá)式ABCP0 0 000 0 100 1 000 1 .10 001 111 1 01L 1】1Y=Y1Y2Y3=ABBCAC將邏輯表達(dá)式化簡為最簡與或表達(dá)式Y(jié)IABOBCBCA由最簡與或表達(dá)式列出真值表分析真值表，說明電路邏輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1,否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合邏輯電路：只要有2票或3票同意，表決就通過。2 .時序邏輯

12、電路分析:分析思路：由電路圖寫出時鐘方程、驅(qū)動方程和輸出方程；將驅(qū)動方程代入觸發(fā)器的特征方程，確定電路狀態(tài)方程；分析計算狀態(tài)方程，列出電路狀態(tài)表；由電路狀態(tài)表畫出狀態(tài)圖或時序圖；分析狀態(tài)圖或時序圖，說明電路邏輯功能。要求：熟練掌握同步時序電路，比如同步加法計數(shù)器、減法計數(shù)器、環(huán)形計數(shù)器、扭環(huán)形計數(shù)器的分析。舉例12:如圖所示時序邏輯電路，試分析它的邏輯功能，驗證是否能自啟動，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。解:時鐘方程為:激勵方程為:CP0=CP1=CPJ0 = Q1K0 =1nJ 1 - Q0Ki =1將激勵方程代入J-K-FF的特性方程可得狀態(tài)方程為Q0=J 0Q0nQ： 1 = J1Q；KQo

13、 =QonQ0nKq： =QnQ；由狀態(tài)方程做出狀態(tài)轉(zhuǎn)換表為:Q1nQ01Q；*Q01，0001011010001100則狀態(tài)轉(zhuǎn)換圖和時序圖為:三進制計數(shù)器。CPQoQi可見電路具有自啟動特性，這是一個（二）設(shè)計題型1 .組合邏輯電路設(shè)計：設(shè)計思路：由電路功能描述列出真值表；由真值表寫出邏輯表達(dá)式或卡若圖;將表達(dá)式化簡為最簡與或表達(dá)式；實現(xiàn)邏輯變換，畫出邏輯電路圖。要求：熟練掌握用常用門電路和組合邏輯器件74LS138、74LS153、74LS151設(shè)計實現(xiàn)各種組合邏輯電路。舉例13:某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有三名評判員，其中A為主評判員，B和C為副評判員，在評判時按照服從多數(shù)原則通過

14、，但主評判員認(rèn)為合格也通過，試用與非門實現(xiàn)該邏輯電路。（或用74138、74151、74153實現(xiàn)）解：由題意可作出真值表為：用卡諾圖化簡為ABCY00000010010001111001101111011111則輸出邏輯表達(dá)式為Y=A,BC=ABC用與非門實現(xiàn)邏輯電路圖為:2 .時序邏輯電路設(shè)計：設(shè)計思路：由設(shè)計要求畫出原始狀態(tài)圖或時序圖；簡化狀態(tài)圖，并分配狀態(tài)；選擇觸發(fā)器類型，求時鐘方程、輸出方程、驅(qū)動方程；畫出邏輯電路圖；檢查電路能否自啟動。要求：熟練掌握同步時序電路，比如同步加法計數(shù)器、減法計數(shù)器的設(shè)計實現(xiàn)。/Y舉例14:設(shè)計一個按自然態(tài)序變化的7進制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進1

15、,產(chǎn)生一個進位輸出。解：建立原始狀態(tài)圖：/O/O/oOOO-OO1-O1O-O11XI/o110-101-1000/o簡化狀態(tài)圖，并分配狀態(tài)：已經(jīng)是最簡，已是二進制狀態(tài);選擇觸發(fā)器類型，求時鐘方程、輸出方程、驅(qū)動方程：因需用3位二進制代碼，選用發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。3個CP下降沿觸由于要求采用同步方案，故時鐘方程為:輸出方程：CR=CR=CP2=CPY=。0001U1°Y的長諾圖符耳10100X00100011110。片的K諾圖狀態(tài)方程:or10100J0X0卜諾圖0001U10。產(chǎn)的=00；+00；=射+i。;二看守+二Q：Q圖世5Q"=q;q

16、Qq;也e=金守+&9g”=q：q.+G：q?kQn+i=JQn+KQn比較，得驅(qū)動方程:小函，醺二1M=0"=宜/=。諺、&=©畫出電路圖Q檢查電路能否自啟動：將無效狀態(tài)111代入狀態(tài)方程計算：可見111的次態(tài)為有效狀態(tài)000,電路能夠自啟動。3.集成計數(shù)器和寄存器的應(yīng)用：構(gòu)成N進制計數(shù)器，構(gòu)成環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。Q0-Q；Q1nQn1Q；Q1n1=QnQ1nQ2nQ0nQ1n=0QntQ1nQ；Qn|QnQ2=0N進制計要求：熟練掌握74LS160、74LS161、74LS162、74LS163四種集成計數(shù)器應(yīng)用，比如分析或設(shè)計數(shù)器；熟練掌握74L

17、S194應(yīng)用，比如分析或設(shè)計環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。1.用同步清零端或置數(shù)端歸零構(gòu)成N進置計數(shù)器(1)寫出狀態(tài)$1的二進制代碼。N-1(2)求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達(dá)式。(3)畫連線圖。2.用異步清零端或置數(shù)端歸零構(gòu)成N進置計數(shù)器(1)寫出狀態(tài)Sn的二進制代碼。(2)求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達(dá)式。(3)畫連線圖。舉例15:用74LS161來構(gòu)成一個十二進制計數(shù)器。解：用異步清零端CR歸零：SN=S12=1100則電路為：CR=QnQ；注：這里D0D3可隨意處理。Q 仕 QDoD、55h)用異步清零端詼歸零(2)用同步置數(shù)端LD歸零:SN|=

18、S11=1011則電路為：注：這里D0D3必須都接0。舉例16:用74LS160來構(gòu)成一個48進制同步加法計數(shù)器。解：因74LS160為同步十進制計數(shù)器，要構(gòu)成48進制同步加法計數(shù)器須用二片74LS160來實現(xiàn)，現(xiàn)采用異步清零實現(xiàn)：S48=01001000,取高位片的 Qc和低位片的Qd作歸零反饋信號。即清零端CR歸零信號為：CR=Qc高Qd低，則電路連線圖為: I 二 LR'CLKAECDLNF'GN£JHZ/50%會分析電路工作原理，說明電路功能；會根據(jù)題意計算電路參數(shù)，或正VR（三）計算和畫圖題型：要求：確畫出電路波形。舉例17:如圖電路，完成下列問題 1）說明

19、這是什么電路？2）求電路的輸出信號頻率 f3）畫出Vc及V）的波形。/4160解:1）這是一個由555定時器構(gòu)成的多諧振蕩器。2）其振蕩周期為T=0.7（R2R2）C=0.7（2040）1032010用=0.84s11則其頻率為f=i=x1.2HzT0.843）Vc及Vo的波形的波形為：三、基本概念練習(xí)一、判斷題1 .CMOS1電路為雙極型電路，而TTL門電路則為單極型電路。（）2 .能夠?qū)崿F(xiàn)“線與”功能的門電路是OC'1或OD門。（）3 .施密特觸發(fā)器的特點是只有一個穩(wěn)態(tài)，需在外加信號作用下才能由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。（）4 .在時鐘脈沖的控制下，根據(jù)輸入信號T不同情況，凡是具有保持和番

20、S轉(zhuǎn)功能的電路，稱為T觸發(fā)器。（）5 .某電路任意時刻的輸出不僅取決于當(dāng)時的輸入信號，而且與電路的原狀態(tài)有關(guān)，該電路為時序邏輯電路。（）6 .若集成555定時器的第4腳接低電平時，不管輸入信號為任意值，定時器始終輸出高電平。（）、填空題:1 .（44.375）10=2=8=16=8421BCD）2 .Y=AB（C+D,它的反函數(shù)Y=；對偶函數(shù)丫'=。3 .或非邏輯運算特點是,異或邏輯運算特點為。4 .n-2n線譯碼器的輸入代碼為個，輸出代碼為個。5 .就單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器而言，若要實現(xiàn)延時、定時的功能，應(yīng)選用;若要實現(xiàn)波形變換、整形的功能，應(yīng)選用。6 .一位二進制計數(shù)器可實現(xiàn)分

21、頻；n位二進制計數(shù)器，最后一個觸發(fā)器輸出的脈沖頻率是輸入頻率的倍。三、選擇題1 .八位二進制數(shù)所能表示的最大十進制數(shù)為()(a)255(b)88(c)99(d)1282.下圖中能實現(xiàn) Y = A份B邏輯運算的電路是()。(d)個。Q、Q、Q、Q,則輸出進位信(b)(c)3.8421BCD十進制譯碼器，數(shù)字輸入信號端和數(shù)字輸出信號端分別有(a)4和16(b)3和8(c)3和10(d)4和104.四個觸發(fā)器構(gòu)成十進制加法計數(shù)器，若觸發(fā)器輸出從低位至高位分別為號C為()(a)Q3Q(b)Q3QQQ(c)Q2QQ(d)Q3Q5 .能將輸入三角波信號轉(zhuǎn)換成矩形脈沖信號輸出的電路是()(a)多諧振蕩器(b

22、)A/D轉(zhuǎn)換器(c)單穩(wěn)態(tài)觸發(fā)器(d)施密特觸發(fā)器6 .若A/D轉(zhuǎn)換器輸入模擬電壓的變化范圍為05V,則車出10位二進制數(shù)可以分辨的最小模擬電壓為()(a)1.5mV(b)2.4mV(c)4.9mV(d)6.5mV數(shù)電課程各章重點第一章邏輯代數(shù)基礎(chǔ)知識要點一、二進制、十進制、十六進制數(shù)之間的轉(zhuǎn)換；二進制數(shù)的原碼、反碼和補碼二、邏輯代數(shù)的三種基本運算以及5種復(fù)合運算的圖形符號、表達(dá)式和真值表：與、或、非三、邏輯代數(shù)的基本公式和常用公式、基本規(guī)則邏輯代數(shù)的基本公式邏輯代數(shù)常用公式：吸收律：AAB=A消去律：AAb=ABABAB=A多余項定律：ABACBC=ABAC反演定律：AB=ABab=入*BA

23、BAB=ABAB基本規(guī)則：反演規(guī)則和對偶規(guī)則，例1-5四、邏輯函數(shù)的三種表示方法及其互相轉(zhuǎn)換邏輯函數(shù)的三種表示方法為：真值表、函數(shù)式、邏輯圖會從這三種中任一種推出其它二種，詳見例1-7五、邏輯函數(shù)的最小項表示法：最小項的性質(zhì)；例1-8六、邏輯函數(shù)的化簡：要求按步驟解答1、利用公式法對邏輯函數(shù)進行化簡2、利用卡諾圖對邏輯函數(shù)化簡3、具有約束條件的邏輯函數(shù)化簡例1.1利用公式法化簡F(ABCD)=ABC+AB+AD+C+BD解：f(abcd)=aBCABAdcbd二ABABADCBD(ABCC=ABC)=BAdcbd(abAB=B)=BDAdC(BBDBD)=BDC(dAd=D)例1.2利用卡諾圖

24、化簡邏輯函數(shù)Y(ABCD)=£m(3、5、&7、10)約束條件為'、m(0、1、2、4、8)解：函數(shù)Y的卡諾圖如下：Y=ABD第二章門電路知識要點一、三極管開、關(guān)狀態(tài)1、飽和、截止條件：截止：Vbe<Vt,飽和：iBAIbs=LCS2、反相器飽和、截止判斷二、基本門電路及其邏輯符號與門、或非門、非門、與非門、OC門、三態(tài)門、異或；傳輸門、OC/OD門及三態(tài)門的應(yīng)用三、門電路的外特性1、輸入端電阻特性：對TTL門電路而言，輸入端通過電阻接地或低電平時，由于輸入電流流過該電阻，會在電阻上產(chǎn)生壓降，當(dāng)電阻大于開門電阻時，相當(dāng)于邏輯高電平。習(xí)題2-7以下內(nèi)容了解2、輸入

25、短路電流Iis輸入端接地時的輸入電流叫做輸入短路電流Iis。3、輸入高電平漏電流Iih輸入端接高電平時輸入電流4、輸出高電平負(fù)載電流Ioh5、輸出低電平負(fù)載電流Iol6、扇出系數(shù)No一個門電路驅(qū)動同類門的最大數(shù)目第三章組合邏輯電路知識要點、組合邏輯電路：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)組合邏輯電路的分析方法（按步驟解題）邏輯圖T寫出邏輯函數(shù)式化簡不真值表T邏輯功能若干常用組合邏輯電路譯碼器（74LS138）全加器（真值表分析）數(shù)選器（74151和74153）四、組合邏輯電路設(shè)計方法（按步驟解題）1、用門電路設(shè)計2、用譯碼器、數(shù)據(jù)選擇器實現(xiàn)例3.1試設(shè)計一個三位多數(shù)表決

26、電路1、用與非門實現(xiàn)2、用譯碼器74LS138實現(xiàn)3、用雙4選1數(shù)據(jù)選擇器74LS153解：1.邏輯定義Y=1設(shè)A、B、C為三個輸入變量，Y為輸出變量。邏輯1表示同意，邏輯0表示不同意，輸出變量表示事件成立，邏輯。表示事件不成立。2.根據(jù)題意列出真值表如表3.1所示表3.13.經(jīng)化簡函數(shù)Y的最簡與或式為：Y二 AB BC AC4.用門電路與非門實現(xiàn)ABCY00000010010001111000101111011111函數(shù)Y的與非一與非表達(dá)式為：Y=ABBCAC邏輯圖如下:5.用38譯碼器74LS138實現(xiàn)由于74LS138為低電平譯碼，故有Y=m由真值表得出丫的最小項表示法為：Y=m3m5m

27、6m7二m3m5m6巾7=工Y5丫6丫7用74LS138實現(xiàn)的邏輯圖如下:Y0工匕一匕峰Y6Y783TST37Y6.用雙4選1的數(shù)據(jù)選擇器74LS153實現(xiàn)74LS153內(nèi)含二片雙4選1數(shù)據(jù)選擇器，由于該函數(shù)Y是三變量函數(shù)，故只需用一個4選1即可,如果是4變量函數(shù)，則需將二個4選1級連后才能實現(xiàn)74LS153輸出Yi的邏輯函數(shù)表達(dá)式為:Y1=AAoD10AAoDnAA0D12AA0D13三變量多數(shù)表決電路Y輸出函數(shù)為:Y=ABCABCABCABC令A(yù)=A1,B=A0,C用D10D13表小，則Y=AB0ABCABCAB1D10=0,D11=C,D12=C,D13=1邏輯圖如下:Y 3o1Qt4/

28、 I1 0 12 D1D1D1Dl3AiAo注：實驗中1位二進制全加器設(shè)計：用 138或153如何實現(xiàn)？ 1位二進制全減器呢?第四章觸發(fā)器知識要點一、觸發(fā)器：能儲存一位二進制信號的單元二、各類觸發(fā)器框圖、功能表和特性方程RS：Qn+=S+RQnSR=0JK：Qn*=JQn+KQnD：Qnd1=DT：Qn*=TQn+TQnT'：Qn*=Qn3、 各類觸發(fā)器動作特點及波形圖畫法基本RS觸發(fā)器：Sd、Rd每一變化對輸出均產(chǎn)生影響時鐘控制RS觸發(fā)器：在CP高電平期間R、S變化對輸出有影響主從JK觸發(fā)器：在CP=1期間，主觸發(fā)器狀態(tài)隨R、S變化。CP下降沿，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)。在CP=1

29、期間，JK狀態(tài)應(yīng)保持不變，否則會產(chǎn)生一次狀態(tài)變化。T'觸發(fā)器：Q是CP的二分頻邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP（上升沿/下降沿）到達(dá)時輸入信號狀態(tài)。四、觸發(fā)器轉(zhuǎn)換D觸發(fā)器和JK觸發(fā)器轉(zhuǎn)換成T和丁觸發(fā)器第五章時序邏輯電路知識要點一、時序邏輯電路的組成特點：任一時刻的輸出信號不僅取決于該時刻的輸入信號，還和電路原狀態(tài)有關(guān)。時序邏輯電路由組合邏輯電路和存儲電路組成。二、同步時序邏輯電路的分析方法（按步驟解題）邏輯圖一寫出驅(qū)動方程一寫出狀態(tài)方程一寫出輸出方程-畫出狀態(tài)轉(zhuǎn)換圖（詳見例5-1）三、典型時序邏輯電路1 .移位寄存器及移位寄存器型計數(shù)器。2 .用T觸發(fā)器構(gòu)成二進制加法計數(shù)器構(gòu)成方法

30、。To=1T1=QoTi=Qi-iQi-2QiQo3 .集成計數(shù)器框圖及功能表的理解4位同步二進制計數(shù)器74LS161：異步清0（低電平），同步置數(shù)，CP上升沿計數(shù)，功能表4位同步十進制計數(shù)器74LS160：同74LS161同步十六進制加/減計數(shù)器74LS191：無清0端，只有異步預(yù)置端，功能表雙時鐘同步十六進制加減計數(shù)器74LS193：有二個時鐘CPU，CPD，異步置0（H），異步預(yù)置（L）4、 時序邏輯電路的設(shè)計（按步驟解題）1用觸發(fā)器組成同步計數(shù)器的設(shè)計方法及設(shè)計步驟（例5-3）邏輯抽象狀態(tài)轉(zhuǎn)換圖-畫出次態(tài)以及各輸出的卡諾圖利用卡諾圖求狀態(tài)方程和驅(qū)動方程、輸出方程檢查自啟動（如不能自啟動則應(yīng)修改邏輯）畫邏輯圖2用集成計數(shù)器組成任意進制計數(shù)器的方法置0法：如果集成計數(shù)器有清零端，則可控制清零端來改變計數(shù)長度。如果是異步清零端，則N進制計數(shù)器可用