1、1第第3 3章章 組合邏輯電路組合邏輯電路2013 年年 3 月月23-1 分析題圖分析題圖3-1所示電路，寫出電路輸出所示電路，寫出電路輸出Y1和和Y2的邏輯的邏輯 函數(shù)表達(dá)式，列出真值表，說明它們的邏輯功能。函數(shù)表達(dá)式，列出真值表，說明它們的邏輯功能。=1=1&ABCY1Y23解解: 逐級(jí)寫出邏輯函數(shù)表達(dá)式：逐級(jí)寫出邏輯函數(shù)表達(dá)式：=1=1&ABCY1Y2P2P1P3BAP3BAP1CBACPP12BACBAPPY322CBACPY11 將上式中的將上式中的A、B、C取值取值 000111 ，分別求出，分別求出Y1和和Y2，可得出真值表如下頁(yè)。，可得出真值表如下頁(yè)。ABCB

2、A4A B CY1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111由表可以看出：由表可以看出： 該電路實(shí)現(xiàn)了一位該電路實(shí)現(xiàn)了一位二進(jìn)制數(shù)全加器功能。二進(jìn)制數(shù)全加器功能。其中其中, A和和B分別是被分別是被加數(shù)和加數(shù)，加數(shù)和加數(shù)，C為相鄰為相鄰低位來(lái)的進(jìn)位數(shù)；低位來(lái)的進(jìn)位數(shù)；Y1為本位和數(shù)，為本位和數(shù)，Y2為相為相鄰高位的進(jìn)位數(shù)。鄰高位的進(jìn)位數(shù)。53-2 分析題圖分析題圖3-2所示電路，要求：寫出輸出邏輯函數(shù)表所示電路，要求：寫出輸出邏輯函數(shù)表 達(dá)式，列出真值表，并總結(jié)電路功能。達(dá)式，列出真值表，并總結(jié)電路功能。=1=1ABCF

3、=1D6P1P3=1=1ABCF=1D解：解：逐級(jí)寫出邏輯函數(shù)表達(dá)式：逐級(jí)寫出邏輯函數(shù)表達(dá)式：DCP BAP21DCBAPPF21 將上式中的將上式中的 A、B、C、D 取值取值 0000 1111，求出，求出F，可得出真值表如下頁(yè)表。由表可見：，可得出真值表如下頁(yè)表。由表可見： 當(dāng)輸入當(dāng)輸入 A、B、C、D 中含有偶數(shù)個(gè)中含有偶數(shù)個(gè) “0” 時(shí)，輸時(shí)，輸出出F=1；而當(dāng)輸入；而當(dāng)輸入 A、B、C、D 中含有奇數(shù)個(gè)中含有奇數(shù)個(gè) “0” 時(shí)時(shí),輸出輸出F=0。即該電路完成輸入二進(jìn)制序列中。即該電路完成輸入二進(jìn)制序列中 “0” 碼個(gè)數(shù)的奇偶性。碼個(gè)數(shù)的奇偶性。7A B C D A B C DFA

4、B C D A B C D F0 0 0 01111 0 0 00100 0 0 11001 0 0 10010 0 1 01001 0 1 00010 0 1 11111 0 1 10100 1 0 00101 1 0 01110 1 0 10011 1 0 11000 1 1 00011 1 1 01000 1 1 10101 1 1 111183-3 分析題圖分析題圖3-3所示電路，要求：寫出所示電路，要求：寫出X、Y、Z邏輯表邏輯表 達(dá)式，列出真值表，畫出卡若圖，并總結(jié)電路功能。達(dá)式，列出真值表，畫出卡若圖，并總結(jié)電路功能。11&1&ABXYZ9解：解：由圖從輸入信號(hào)出

5、發(fā)，寫出輸出由圖從輸入信號(hào)出發(fā)，寫出輸出 X、Y、Z的邏輯函數(shù)表達(dá)式：的邏輯函數(shù)表達(dá)式：BABABAYBA ZB,AX11&1&ABXYZ 將上式中的將上式中的A、B取值取值 00 11，分別求出分別求出X、Y、Z，可得出真值，可得出真值表如下頁(yè)表。表如下頁(yè)表。10輸輸 入入輸輸 出出ABX=ABY=A BZ=AB00010011001000111010由表可以看出：由表可以看出： 該電路實(shí)現(xiàn)了一位數(shù)值比較器的功能：該電路實(shí)現(xiàn)了一位數(shù)值比較器的功能： 當(dāng)當(dāng)AB時(shí)，輸出時(shí)，輸出Z=1。113-5 用與非門設(shè)計(jì)下列函數(shù)，允許反變量輸入。用與非門設(shè)計(jì)下列函數(shù)，允許反變量輸入。 F(A

6、,B,C,D) =m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13) F(A,B,C,D) = M(0, 2, 4, 5, 9, 10, 13, 14) F(A,B,C,D) = AB + ACD + AC + BC12解：解：CDABCDABFF(A,B,C,D) = m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13)00 01 11 10001011 11111101AB FCD&BFADC13解：解：DCABCADBACD DCABCADBACDF F(A,B,C,D) = M(0, 2, 4, 5, 9, 10

7、, 13, 14) 00 01 11 10000011011000111111100100AB FCDF&AACDCDBB&14解：解： F(A,B,C,D) = AB + ACD + AC + BCADBACADBACF 00 01 11 100010111111111101111AB FCDF&ACDB&153-6 用與非門設(shè)計(jì)能實(shí)現(xiàn)下列功能的組合電路。用與非門設(shè)計(jì)能實(shí)現(xiàn)下列功能的組合電路。 三變量表決電路三變量表決電路 輸出與多數(shù)變量的狀態(tài)一致；輸出與多數(shù)變量的狀態(tài)一致； 四變量判奇電路四變量判奇電路 4個(gè)變量中有奇數(shù)個(gè)個(gè)變量中有奇數(shù)個(gè)1時(shí)，輸出時(shí)，輸出

8、為為1，否則輸出為，否則輸出為0； 運(yùn)算電路運(yùn)算電路 當(dāng)當(dāng)K=1時(shí)，實(shí)現(xiàn)一位全加器功能，當(dāng)時(shí)，實(shí)現(xiàn)一位全加器功能，當(dāng) K=0時(shí)，實(shí)現(xiàn)一位全減器功能。時(shí)，實(shí)現(xiàn)一位全減器功能。 注意：三變量表決電路在課件上已有例子。略注意：三變量表決電路在課件上已有例子。略16解解: 四變量判奇電路四變量判奇電路 A B C DFA B C DF0 0 0 001 0 0 010 0 0 111 0 0 100 0 1 011 0 1 000 0 1 101 0 1 110 1 0 011 1 0 000 1 0 101 1 0 110 1 1 001 1 1 010 1 1 111 1 1 1000 01 11

9、 100011011111111011AB FCD17DABCDCABCDBABCDA DCBADCBADCBADCBAFDABCDCABCDBABCDA DCBADCBADCBADCBAF18AACDCDBB&F&19解：解： 運(yùn)算電路運(yùn)算電路：當(dāng)當(dāng)K=1時(shí)，設(shè)時(shí)，設(shè)變量變量A,B,C分別代表被加數(shù)、和分別代表被加數(shù)、和數(shù)及進(jìn)位數(shù)，變量數(shù)及進(jìn)位數(shù)，變量F,Y分別代表和數(shù)及進(jìn)位數(shù)；當(dāng)分別代表和數(shù)及進(jìn)位數(shù)；當(dāng)K=0時(shí)，設(shè)時(shí)，設(shè)A,B, C三個(gè)變量分別代表被減數(shù)、減數(shù)及借位數(shù)，變量三個(gè)變量分別代表被減數(shù)、減數(shù)及借位數(shù)，變量F,Y分別代表商分別代表商數(shù)及借位數(shù)。數(shù)及借位數(shù)。K A B

10、 CFYK A B CFY0 0 0 0001 0 0 0000 0 0 1111 0 0 1100 0 1 0111 0 1 0100 0 1 1011 0 1 1010 1 0 0101 1 0 0100 1 0 1001 1 0 1010 1 1 0001 1 1 0010 1 1 1111 1 1 1112000 01 11 100011011111111011KA FBC00 01 11 100001111111111011KA YBCCBACBAABCCBACBACBAABCCBAFKACBAKKABCAKBC KACBAKKABCAKBCY21AACKCKBB&F&

11、;Y&223-7 用或非門設(shè)計(jì)能實(shí)現(xiàn)下列功能的組合電路，允許反用或非門設(shè)計(jì)能實(shí)現(xiàn)下列功能的組合電路，允許反 變量輸入。變量輸入。 F(A,B,C,D) = m(4, 5, 6, 7, 12, 13) + d(8, 9) F(A,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14) F(W,X,Y,Z) = ( W+X+Y+Z )( W+X+Y+Z )( W+Y+Z ) ( W+X+Y+Z ) ( W+X+Y+Z ) 23解解: CABCABF00 01 11 1000110111111101AB FCD11BFACF(A,B,C,D) = m(4, 5, 6, 7

12、, 12, 13) + d(8, 9)24解解: DBDBDBDBFF(A,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14) 00 01 11 100000010011001000AB FCDBFD1BD1125解解: 00 01 11 1000000111001000WX FYZF(W,X,Y,Z) = ( W+X+Y+Z )( W+X+Y+Z ) ( W+Y+Z )( W+X+Y+Z ) ( W+X+Y+Z ) ZYWZYXZYX ZYWZYXZYXFYYXZZWF1111263-8 已知輸入信號(hào)已知輸入信號(hào)A、B、C、D的波形如題圖的波形如題圖3-5所示，所示，

13、 用或非門設(shè)計(jì)產(chǎn)生輸出用或非門設(shè)計(jì)產(chǎn)生輸出F波形的組合電路，允許反波形的組合電路，允許反 變量輸入。變量輸入。ABCDF27ABCDF解：解：由波形圖直接可得輸入由波形圖直接可得輸入A、B、C、D在各種組合下在各種組合下 的輸出的輸出F，填入卡若圖，可得邏輯函數(shù)表達(dá)式。，填入卡若圖，可得邏輯函數(shù)表達(dá)式。0000010001010000111000 01 11 100000110111 111000101001AB FCD DACBDCA DACBDCAFBCACDF1111AD283-9 設(shè)計(jì)能一個(gè)如題圖設(shè)計(jì)能一個(gè)如題圖3-6所示的優(yōu)先排隊(duì)系統(tǒng)，其優(yōu)先所示的優(yōu)先排隊(duì)系統(tǒng)，其優(yōu)先 順序?yàn)轫樞驗(yàn)?

14、當(dāng)當(dāng)A=1時(shí)，不論時(shí)，不論B、C、D為何值，為何值，W燈亮，其余燈燈亮，其余燈 不亮；不亮； 當(dāng)當(dāng)A=0, B=1時(shí)，不論時(shí)，不論C、D為何值，為何值，X燈亮，其余燈燈亮，其余燈 不亮；不亮； 當(dāng)當(dāng)A=B=0, C=1時(shí)，不論時(shí)，不論D為何值，為何值，Y燈亮，其余燈燈亮，其余燈 不亮；不亮； 當(dāng)當(dāng)A=B=C=1, D=1時(shí)，時(shí)，Z燈亮，其余燈不亮；燈亮，其余燈不亮； 當(dāng)當(dāng)A=B=C=D=0時(shí)，所以燈都不亮。時(shí)，所以燈都不亮。29ABCDWXYZ解：解：以以“1”表示燈亮，以表示燈亮，以“0”表示燈表示燈不不 亮，根據(jù)題意可以得到四個(gè)輸出亮，根據(jù)題意可以得到四個(gè)輸出 W、X、Y、Z的的卡若圖，由

15、此的的卡若圖，由此 寫出邏輯函數(shù)表達(dá)式寫出邏輯函數(shù)表達(dá)式00 01 11 10000011010011110011100011AB WCD00 01 11 10000100010100110100100100AB XCDBAX AW 300001 11 10000000010000111000101000AB YCDCBAY 00 01 11 10000000011000110000100000AB ZCDDCBAZ &1&11WXYZABCD由表達(dá)式畫出邏輯電路由表達(dá)式畫出邏輯電路313-10 分析如題圖分析如題圖3-7所所示由集成示由集成8選選1數(shù)據(jù)選數(shù)據(jù)選擇器擇器CT74

16、151構(gòu)成的構(gòu)成的電路，寫出電路輸出電路，寫出電路輸出F1和和F2的最簡(jiǎn)邏輯函的最簡(jiǎn)邏輯函數(shù)表達(dá)式，列出真值數(shù)表達(dá)式，列出真值表。表。F1ABC1 Y CT74151 D7 D6 D5 D4 D3 D2 D1 D0A2A1A0ST0G7F21 Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC32解解1：由題圖可分別寫出輸出邏輯函數(shù)的表達(dá)式由題圖可分別寫出輸出邏輯函數(shù)的表達(dá)式CABCBABCACBA DCABDCBADBCADCBAF64311CABCDBADCBADBCACBACDBADCBAF2填出兩個(gè)邏輯函數(shù)的卡若圖填出兩個(gè)邏輯函數(shù)的卡若圖

17、00 01 11 10 011 1 11AB F1CD00 01 11 1000 1110111111 11101AB F2CDCACAF1CDBDCADBADBACBF233A B CF10 0 000 0 110 1 000 1 111 0 011 0 101 1 011 1 10兩個(gè)邏輯函數(shù)的真值表兩個(gè)邏輯函數(shù)的真值表AB C DF2A B C DF20000110000000101001100100101000011110111010011100101011110110110111100011101111034解解2：由題圖可填出邏輯函數(shù)由題圖可填出邏輯函數(shù)F2的降維卡若圖如下的降維卡

18、若圖如下026413751010110100ABCDDD01DF21 Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABCD100 01 11 1000 1110111111 11101ABCDCDBDCADBADBACBF2由卡若圖也可得如上頁(yè)的真值表。由卡若圖也可得如上頁(yè)的真值表。353-11 分析如題圖分析如題圖3-8所示由集成所示由集成3線線-8線譯碼器線譯碼器CT74138 構(gòu)成的電路，寫出電路輸出構(gòu)成的電路，寫出電路輸出F的表達(dá)式，列出真值的表達(dá)式，列出真值 表，并找出在控制信號(hào)表，并找出在控制信號(hào)K的作用下，該電路功能。的作用下，該電

19、路功能。F&1K A B BIN/OCT A2 A1 A0 STA STB STC0Y7Y1Y2Y3Y4Y5Y6Y36解：解：由題圖可寫出輸出邏輯函數(shù)的表達(dá)式由題圖可寫出輸出邏輯函數(shù)的表達(dá)式BAKBAk BABAKABBAk BKABAKABKBAk mmmmYYYYYYYYF653065306530K A BF0 0 010 0 100 1 000 1 111 0 001 0 111 1 011 1 10 由輸出邏輯函數(shù)的表達(dá)式和卡若圖由輸出邏輯函數(shù)的表達(dá)式和卡若圖都可以看出：當(dāng)都可以看出：當(dāng)K=0時(shí)，電路實(shí)現(xiàn)同時(shí)，電路實(shí)現(xiàn)同或邏輯運(yùn)算；而當(dāng)或邏輯運(yùn)算；而當(dāng)K=1時(shí)，電路實(shí)現(xiàn)時(shí)，電路

20、實(shí)現(xiàn)異或邏輯運(yùn)算。異或邏輯運(yùn)算。373-12 采用降維法用一片集成采用降維法用一片集成8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器CT74151和和 必要的門電路實(shí)現(xiàn)下列邏輯函數(shù)。必要的門電路實(shí)現(xiàn)下列邏輯函數(shù)。 F(A,B,C,D) = m(0, 2, 8, 10, 11, 13, 14, 15) F(A,B,C,D) = m(1, 5, 6, 7, 9, 11, 12, 13, 14) F(A,B,C,D) = M(0, 2, 3, 4, 8, 10, 15) DBCDABCDBDADBAF38解：解： 由表達(dá)式作卡若圖，以由表達(dá)式作卡若圖，以D為記圖變量進(jìn)行降維為記圖變量進(jìn)行降維00 01 11 1000

21、 100101 001011 001110 1011ABCD00 01 11 10 00D 1011ABCDDD1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC 由降維卡若由降維卡若圖可畫出邏輯圖可畫出邏輯電路圖。電路圖。39解：解： 由表達(dá)式作卡若圖，以由表達(dá)式作卡若圖，以D為記圖變量進(jìn)行降維為記圖變量進(jìn)行降維00 01 11 1000 001001 111111 010110 0110ABCD00 01 11 10 0 DD1D 1 01DABCD 由降維卡若由降維卡若圖可畫出邏輯圖可畫出邏輯電路圖。電路圖。1F Y CT74151

22、D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC40解：解： 由表達(dá)式作卡若圖，以由表達(dá)式作卡若圖，以D為記圖變量進(jìn)行降維為記圖變量進(jìn)行降維00 01 11 1000 001001 111111 010110 0110ABCD00 01 11 10 0 DD1D 1 01DABCD 由降維卡若圖由降維卡若圖可畫出邏輯電路可畫出邏輯電路圖。與小題完圖。與小題完全一樣。全一樣。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC41解：解： 由表達(dá)式作卡若圖，以由表達(dá)式作卡若圖，以D為記圖變量進(jìn)行降維為記圖變量進(jìn)行降

23、維00 01 11 1000 001001 010111 111110 0110ABCD00 01 11 10 0 0DD 1 D11DABC 由降維卡若圖由降維卡若圖可畫出邏輯電路可畫出邏輯電路圖。圖。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABCD423-13 采用降維法用一片集成雙采用降維法用一片集成雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器CC14539和必要的門電路設(shè)計(jì)一位全加器，當(dāng)和必要的門電路設(shè)計(jì)一位全加器，當(dāng)K=1時(shí)，全加器工時(shí)，全加器工作作;當(dāng)當(dāng)K=0時(shí)，全加器不工作。時(shí)，全加器不工作。43解：解：當(dāng)當(dāng)K=1時(shí)，全加器工作，此時(shí)可

24、列出真值表如下時(shí)，全加器工作，此時(shí)可列出真值表如下A B CiS Co0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 11100 01 11 10 0 0101 1 1010AB SCiiC01 0 Ci 1CiA SBiC00 01 11 10 0 0010 1 0111AB CoCi01 0 0Ci 1 Ci1A CoB44由降維卡若圖可得實(shí)現(xiàn)全加器的電路圖由降維卡若圖可得實(shí)現(xiàn)全加器的電路圖1S1CiCoK1 Y1 0 1 2 3A1A0ST0G3AB Y2 CC14539 0 1 2 3ST453-14 用一片集成用一片集成8選選

25、1數(shù)據(jù)選擇器數(shù)據(jù)選擇器CT74151和必要的門電和必要的門電 路設(shè)計(jì)實(shí)現(xiàn)一個(gè)函數(shù)發(fā)生器電路，其功能如下表所示。路設(shè)計(jì)實(shí)現(xiàn)一個(gè)函數(shù)發(fā)生器電路，其功能如下表所示?？刂菩盘?hào)控制信號(hào)輸出輸出M1M2F00011011BABAABBA46解：解：根據(jù)題意列出真值表如下根據(jù)題意列出真值表如下M1M2A BFM1M2A BF0000010000000111001000101101000011110111010011100001010110110110011101011111111000 01 11 1000 010001 101011 110110 1010M1M2AB00 01 11 10 0 BB0 1

26、 1BBM1M2ABB47由降維卡若圖可得電路圖由降維卡若圖可得電路圖1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71BM1M2A483-15 用一片集成用一片集成3線線-8線譯碼器線譯碼器CT74138和必要的門電路和必要的門電路 實(shí)現(xiàn)下列多輸出組合邏輯函數(shù)。實(shí)現(xiàn)下列多輸出組合邏輯函數(shù)。C)(BAABCF1BABAF2)CAB)(AF3CBAABCF449解：解：CABAABCC)(BAABCF1其對(duì)應(yīng)的卡若圖如下其對(duì)應(yīng)的卡若圖如下00 01 11 10 01 1 111AB F1C7321732173211YYYYmmmm mmmmFBABA

27、F2其對(duì)應(yīng)的卡若圖如下其對(duì)應(yīng)的卡若圖如下00 01 11 10 011 111AB F2C5432543254322YYYYmmmm mmmmF507070704YYmmmmCBAABCF)CAB)(AF3其對(duì)應(yīng)的卡若圖如下其對(duì)應(yīng)的卡若圖如下00 01 11 10 0 0111 1 0100AB F3C6432643264323YYYYmmmm mmmmF實(shí)現(xiàn)多輸出組合邏輯函數(shù)的邏輯電路如下頁(yè)。實(shí)現(xiàn)多輸出組合邏輯函數(shù)的邏輯電路如下頁(yè)。51F1F2F3F41A B C BIN/OCT A2 A1 A0 STA STB STC0Y7Y1Y2Y3Y4Y5Y6Y&523-16 用一片集成用一片

28、集成4線線-10線譯碼器線譯碼器CT7442和必要的門電路和必要的門電路 實(shí)現(xiàn)一位全減器，當(dāng)實(shí)現(xiàn)一位全減器，當(dāng)K=0時(shí)，全減器工作；當(dāng)時(shí)，全減器工作；當(dāng)K=1 時(shí)，全減器不工作。時(shí)，全減器不工作。解：解： 如果將如果將CT7442的最高位地址的最高位地址A3作為使能端，這時(shí)作為使能端，這時(shí)4線線 -10線譯碼器可以當(dāng)作線譯碼器可以當(dāng)作3線線-8線譯碼器使用。題意要求，當(dāng)線譯碼器使用。題意要求，當(dāng)K=0時(shí)，全減器工作；當(dāng)時(shí)，全減器工作；當(dāng)K=1時(shí)，全減器不工作。所以控時(shí)，全減器不工作。所以控制信號(hào)制信號(hào)K接接A3。 假設(shè)一位全減器完成假設(shè)一位全減器完成A減去減去B，借位輸入為，借位輸入為CI，借

29、位，借位輸出為輸出為CO，本位相減結(jié)果為，本位相減結(jié)果為F。根據(jù)題意，當(dāng)。根據(jù)題意，當(dāng)K=0時(shí)，時(shí)，全減器工作，則可得全減器的真值表如下頁(yè)。全減器工作，則可得全減器的真值表如下頁(yè)。53 全加器的真值表全加器的真值表A B CIFCO0 0 0 000 0 1110 1 0110 1 1011 0 0101 0 1001 1 0001 1 111 由真值表可得全減器兩個(gè)輸出的由真值表可得全減器兩個(gè)輸出的最小項(xiàng)表達(dá)式如下最小項(xiàng)表達(dá)式如下742174217421YYYYmmmm mmmmF732173217321OYYYYmmmm mmmmC 由上面的邏輯表達(dá)式可得全減器由上面的邏輯表達(dá)式可得全減器的邏輯電路圖如下頁(yè)。的邏輯電路圖如下頁(yè)。54BCD/DECCT74421248CIBAK0123456789&FCO553-17 用一片集成用一片集成3線線-8線譯碼器線譯碼器CT74138和必要的門電路和必要的門電路 設(shè)計(jì)一個(gè)運(yùn)算電路，當(dāng)設(shè)計(jì)一個(gè)運(yùn)算電路，當(dāng)K=1時(shí)，實(shí)現(xiàn)一位全加器；時(shí)，實(shí)現(xiàn)一位全加器； 當(dāng)當(dāng)K=0時(shí)，實(shí)現(xiàn)一位全減器。時(shí)，實(shí)現(xiàn)一位全減器。56解：解： 運(yùn)算電路運(yùn)算電路：當(dāng)當(dāng)K=1時(shí)，設(shè)時(shí)，設(shè)變量變量A,B,C分別代表被加數(shù)、和分別代表被加數(shù)、和數(shù)及進(jìn)位數(shù)，變量數(shù)及進(jìn)位數(shù)，變量F,Y分別代表和數(shù)及進(jìn)位數(shù)；當(dāng)分別代表和數(shù)及進(jìn)位數(shù)；當(dāng)K=0時(shí)，設(shè)時(shí)，設(shè)A,