1、Rev 1.1RK3568Hardware Design Guide發(fā)布版本：V1.1發(fā)布日期：2021年06月08日1Rev 1.1免責(zé)您的產(chǎn)品、服務(wù)或特性等應(yīng)受電子商業(yè)合同和條款的約束，本文檔中描述的全部或部分產(chǎn)品、服務(wù)或特性可能不在您的或使用范圍之內(nèi)。除非合同另有約定，電子對本文檔內(nèi)容不做任何明示或默示的或保證。由于產(chǎn)品版本升級或其他原因，本文檔內(nèi)容會不定期進(jìn)行更新。除非另有約定，本文檔僅作為使用指導(dǎo)，本文檔中的所有陳述、信息和建議不任何明示或暗示的擔(dān)保。商標(biāo)Rockchip、RockchipTM 圖標(biāo)、司所有。本文檔提及的其他所有商標(biāo)或和其他商標(biāo)均為電子的商標(biāo)，并歸電子有限公商標(biāo)，由各

2、自的所有人擁有。 2021電子非經(jīng)本公司，任何和個(gè)人不得擅自摘抄、本文檔內(nèi)容的部分或全部，并不得以。電子地址： 客戶服務(wù)福建省福州市銅盤路 園A區(qū)18號：客戶服務(wù)傳真：客戶服務(wù)郵箱： 2Rev 1.1前言概述本文檔主要介紹RK3568處理器硬件設(shè)計(jì)的要點(diǎn)及注意事項(xiàng)，旨在幫助RK客戶縮短產(chǎn)品的設(shè)計(jì)周期、提高產(chǎn)品的設(shè)計(jì)穩(wěn)定性及降低故障率。請客戶參考本指南的要求進(jìn)行硬件設(shè)計(jì)，同時(shí)盡量使用RK發(fā)布的相關(guān)模板。如因特殊原因需要更改的，請嚴(yán)格按照高速數(shù)字電路設(shè)計(jì)要求以及RK產(chǎn)品PCB設(shè)計(jì)要求進(jìn)行。型號本文檔對應(yīng)的型號為：RK3568適用對象本文檔主要適用于以下工程師：產(chǎn)品硬件開發(fā)工程師Layout工程師

3、技術(shù)支持工程師測試工程師3Rev 1.1更新累積了每次文檔更新的說明，最新版本的文檔包含以前所有文檔版本的更新內(nèi)容。修訂4版本修改人修改日期修改說明備注V1.1Zhangdz2021.06.081：更新紅外接收頭待機(jī)喚醒相關(guān)說明（2.3.17章節(jié)）2：增加IO供電和配置（2.1.11章節(jié)）3：更新VDD_NPU,VDD_LOGIC電源的DCDC供電能力要求，要求大于等于2A（2.2.2.6和2.2.2.7章節(jié)） 4：VDD_LOGIC峰值電流更新為1.2A（2.2.6章節(jié)）5：增加說明不供電的模塊，DTS中應(yīng)disable對應(yīng)的節(jié)點(diǎn)（2.2.2.1章節(jié)）V1.0Zhangdz2021.04.1

4、6第一次正式版本發(fā)布Rev 1.1縮略語縮略語包括文檔中常用詞組的簡稱：ARMAdvanced RISC Machine高級精簡指令集計(jì)算機(jī)CANController Area Network控制器局域網(wǎng)絡(luò)CECConsumer Electronics Control消費(fèi)電子控制CIFCamera Input Format相機(jī)并行接口CPUCentral prosing unit處理器CSICamera Serialerface相機(jī)串行接口DC/DCDirect current-Direct current converter直流/直流變換器DDRDouble Data Rate雙倍速率同步動

5、態(tài)隨機(jī)器DPDisplayPort顯示接口DSIDisplay Serialerface顯示串行接口EBCE-book controller控制器eDPEmbedded DisplayPort數(shù)碼音視訊傳輸接口eMMCEmbedded Multi Media Card內(nèi)嵌式多卡ESDElectro-Sic discharge靜電ESREquivalent Series等效電阻Flash_VOL_SELFlash voltage selectioneMMC/Nand Flash IO電壓選擇FSPIFlexible Serial Peripheralerface靈活串行外設(shè)接口GPUGraphi

6、cs Prosing Unit圖形處理單元High Definition Multimediaerface晰度多接口HPDHot Plug Detect熱插拔檢測I2Cer-egrated Circuit內(nèi)部整合電路(兩線式串行通訊總線)I2Ser-IC Sound集成電路內(nèi)置音頻總線ISPImage Signal Prosing圖像信號處理JTAGJoTest Action Group聯(lián)合測試行為組織定義的一種國際標(biāo)準(zhǔn)測試協(xié)議（IEEE 1149.1兼容）LDOLow Drop Out Linear Regulator低壓差線性穩(wěn)壓器LCDCLCD ControllerLCD 控制器并行接口

7、LCMLCD ModuleLCD顯示模組LVDSLow-Voltage Differential Signaling低電壓差分信號MACMedia Acs Control以太網(wǎng)接入控制器MIPIMobile Industry Prosorerface移動產(chǎn)業(yè)處理器接口NPUNeural network Prosing Unit神經(jīng)網(wǎng)絡(luò)處理器PCBPred Circuit Board印制電路板PCIePeripheral Componenterconnect-express外設(shè)組件互聯(lián)標(biāo)準(zhǔn)PCMPulse Code Modulation脈沖編碼調(diào)制5Rev 1.1PDMPulse density

8、 modulation脈沖密度調(diào)制PLLPhase-locked loop鎖相環(huán)PMICer Management IC電源管理PMUer Management Unit電源管理單元Pulse width modulation脈沖寬度調(diào)制QSGMIIQuad Serial Gigabit Media Independent erface四串行千兆獨(dú)立接口RGBRGB color mode is a color standard in industryRGB色彩模式, 是工業(yè)界的一種顏色標(biāo)準(zhǔn)GMACGigabit Media Acs Controller千兆控制器RGMIIReduced Gig

9、abit Media Independenterface簡化千兆獨(dú)立接口RMIIReduced Media Independenterface簡化獨(dú)立接口RKRockchip Electronics Co.,.福州電子SARAucsive approximation registerog to逐次逼近寄存器型模數(shù)轉(zhuǎn)換器igital converterSATASerial Advanced Technology Attaent串行高級技術(shù)附件SCRSmart Card Reader智能卡SD CardSecure Digital Memory Card安全數(shù)碼卡SDIOSecure Digita

10、l Input and Outpard安全數(shù)字輸入輸出卡SDMMCSecure Digital Multi Media Card安全數(shù)字多卡SGMIISerial Gigabit Media Independenterface串行千兆獨(dú)立接口SPDIy/Philips Digitalerface FormatSONY、PHILIPS數(shù)字音頻接口SPISerial Peripheralerface串行外設(shè)接口SubLVDb- Low-Voltage Differential Signaling低擺幅差分信號技術(shù)TF CardMicro SD Card(Trans-flash Card)外置卡TS

11、ADCTemperature sensing A / D converter溫度感應(yīng)模數(shù)轉(zhuǎn)換器UARTUniversal Asynchronous Receiver / Transmitter通用異步收發(fā)傳輸器VOPOutput Prosor輸出處理器VPUProsing Unit處理器USB2.0Universal Serial Bus 2.0通用串行總線USB3.0Universal Serial Bus 3.0通用串行總線6Rev 1.1目錄前言3概述3型號3適用對象3更新4縮略語5目錄7插圖目錄10插表目錄15系統(tǒng)概述171.1概述171框圖171.21.3應(yīng)用框圖18RK3568 E

12、VB應(yīng)用框圖18RK3568 智能NVR應(yīng)用框圖191.3.11.3.2原理圖設(shè)計(jì)建議202.1最小系統(tǒng)設(shè)計(jì)202時(shí)鐘電路20復(fù)位/看門狗/TSADC電路21PMU單元電路23系統(tǒng)啟動引導(dǎo)順序23系統(tǒng)初始化配置信號23JTAG和UART Debug電路24DDR電路26eMMC電路37FSPI Flash電路40Nand Flash電路41GPIO電路442.1.12.1.22.1.32.1.42.1.52.1.62.1.72.1.82.1.92.1.102.1.112.2電源設(shè)計(jì)462.2.1RK3568電源介紹462.2.2電源設(shè)計(jì)建議472.2.3RK809-5方案介紹60分立電源方案介

13、紹64待機(jī)控制電路66電源峰值電流表67功能接口電路設(shè)計(jì)指南682.3.1SDMMC0/1/268SARADC電路72OTP電路732.3.4USB2.0/USB3.0電路73SATA3.0電路79QSGMII/SGMII電路82PCIe2.0電路87PCIe3.0電路88輸入接口電路912.3.97Rev 1.1輸出接口電路95音頻接口電路111GMAC 接口電路126UART 接口電路132SPI 接口電路133CAN 接口電路134I2C 接口電路134接口電路135RK3568未使用模塊的管腳處理1372.3.102.3.112.3.122.3.132.3.142.3.152.3.16

14、2.3.172.3.18PCB設(shè)計(jì)建議1373.1PCB疊層設(shè)計(jì)1373.1.16層板疊層1373.1.24層板疊層13733.1.3RK3568扇出設(shè)計(jì)1383.2接口PCB設(shè)計(jì)建議140Clock/Reset 電路PCB設(shè)計(jì)1413.2.13.2.23.2.33.2.43.2.53.2.63.2.73.2.83.2.93.2.103.2.113.2.123.2.133.2.143.2.153.2.163.2.173.2.183.2.193.2.203.2.213.2.223.2.233.2.243.2.253.2.26er 電路PCB設(shè)計(jì)142PMIC/DRAM 電路PCB設(shè)計(jì)157Fla

15、sh 電路PCB設(shè)計(jì)171SDMMC0/1/2 接口電路PCB設(shè)計(jì)174SARADC/OTP 接口電路PCB設(shè)計(jì)175USB2.0 接口電路PCB設(shè)計(jì)175USB3.0 接口電路PCB設(shè)計(jì)176SATA3.0 接口電路PCB設(shè)計(jì)177QSGMII/SGMII 接口電路PCB設(shè)計(jì)178PCIe2.0 接口電路PCB設(shè)計(jì)178PCIe3.0 接口電路PCB設(shè)計(jì)179MIPI CSI RX 接口電路PCB設(shè)計(jì)180CIF 接口電路PCB設(shè)計(jì)180MISI TX 接口電路PCB設(shè)計(jì)181LVDS TX 接口電路PCB設(shè)計(jì)181TX 接口電路PCB設(shè)計(jì)182TX 接口電路PCB設(shè)計(jì)182TX 接口電路P

16、CB設(shè)計(jì)183eDPRGBBT1120 TX 接口電路PCB設(shè)計(jì)183音頻接口電路PCB設(shè)計(jì)184GMAC接口電路PCB設(shè)計(jì)185WIFI/BT PCB設(shè)計(jì)187UT PCB設(shè)計(jì)188VLCD屏和觸摸屏 PCB設(shè)計(jì)189頭 PCB設(shè)計(jì)189熱設(shè)計(jì)建議1904.1熱仿真結(jié)果1904結(jié)果概要190PCB描述190術(shù)語解釋190內(nèi)部熱控制方式191溫度控制策略191溫度控制配置1914.24.3電路熱設(shè)計(jì)參考1918Rev 1.1電路原理圖熱設(shè)計(jì)參考192PCB熱設(shè)計(jì)參考192ESD/EMI防護(hù)設(shè)計(jì)193概述193術(shù)語解釋193ESD防護(hù)193EMI防護(hù)194焊接工藝195概述195術(shù)語解釋195回

17、流焊要求195焊膏成分要求195SMT曲線195SMT建議曲線196包裝和存放條件197概述197術(shù)語解釋197防潮包裝197產(chǎn)品存放1987.4.1存放環(huán)境19855.15.25.35.466.16.26.377.17.27.37.4時(shí)間1987.4.2潮敏產(chǎn)品使用1987.59Rev 1.1插圖目錄框圖17EVB應(yīng)用框圖18智能NVR應(yīng)用框圖19晶體連接方式及器件參數(shù)2032.768KHz待機(jī)時(shí)鐘輸入管腳21復(fù)位輸入（RK809-5方案）22復(fù)位輸入（分立電源方案）22復(fù)位信號路徑圖圖22VCCIO2供電和FLASH_VOL_SEL選擇23SDMMC0/ARM JTAG復(fù)用管腳以及SDMM

18、C0 DET管腳24JTAG連接示意圖25ARM JTAG管腳25UART2 M0管腳25Debug UART2連接示意圖25DDR3/DDR3L 16bit ECC顆粒處理方式28DDR4 16bit ECC顆粒處理方式29DDR_RZQ管腳29圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖111213212223242526272829210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240RK3568R

19、K3568RK3568 RK3568RK3568RK3568 RK3568 RK3568 RK3568RK3568RK3568RK3568RK3568 RK3568 RK3568 RK3568 RK3568DDR3/DDR3L VREF電路30LPDDR3 VREF電路30DDR4 VREF電路31DDR3/DDR3L T拓?fù)浣Y(jié)構(gòu)31DDR3/DDR3L T拓?fù)涞腃LKP/CLKN端接32DDR3/DDR3L Fly-by拓?fù)浣Y(jié)構(gòu)32DDR4 T拓?fù)浣Y(jié)構(gòu)32DDR4 T拓?fù)浣Y(jié)構(gòu)的CLKP/CLKN端接33DDR4 Fly-by拓?fù)浣Y(jié)構(gòu)33LPDDR3 點(diǎn)對點(diǎn)拓?fù)浣Y(jié)構(gòu)33LPDDR3 CLKP/

20、CLKN端接34LPDDR4 點(diǎn)對點(diǎn)拓?fù)浣Y(jié)構(gòu)34LPDDR4x 點(diǎn)對點(diǎn)拓?fù)浣Y(jié)構(gòu)34RK809-5 BUCK3 FB參數(shù)調(diào)整35LPDDR4/LPDDR4x兼容設(shè)計(jì)電源選擇35DDR3 SDRAM上電時(shí)序36LPDDR3 SDRAM上電時(shí)序36DDR4 SDRAM上電時(shí)序36LPDDR4/4x SDRAM上電時(shí)序37eMMC_D0測試點(diǎn)37eMMC連接示意圖38和 and Flash做兼容設(shè)計(jì)時(shí)連接示意圖39eMMC顆粒上下電時(shí)序40FSPI_CLK測試點(diǎn)40FSPI Flash連接示意圖41Flash_D0測試點(diǎn)42Nand Flash連接示意圖42Nand Flash上下電時(shí)序4324124

21、2243244245246247248249PMU PLL電源管腳50SYS PLL電源管腳50PMU_VDD_LOGIC_0V9電源管腳51VDD_CPU電源管腳及供電DC/DC52VDD_GPU電源管腳52VDD_NPU電源管腳53VDD_LOGIC電源管腳53RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK356810Rev 1.1在DDR3/DDR3L/DDR4/LPDDR3/LPDDR4模式下的VCC_DDR電源管腳54在LPDDR4x模式下的VCC_DDR和VCC0V6_DDR電源管腳54USB2.0 PHY電源管腳55MULTI_PHY電源

22、管腳56PCIe3.0 PHY電源管腳56圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK356

23、8RX PHY電源管腳57TX0和LVDS TX Combo PHY電源管腳57TX1 PHY電源管腳58MIPI MI MIeDPCSI SI SITX PHY電源管腳582.0 TX PHY電源管腳59SARADC和OTP電源管腳59RK809-5 框圖60RK3568+RK809-5 電源架構(gòu)61RK809-5 上電時(shí)序62RK3568+分立電源架構(gòu)64分立電源上電時(shí)序65RK3568 PMIC_SLEEP輸出66RK809-5 PMIC_SLEEP輸入66VDD_CPU BUCK的PMIC_SLEEP輸入66RK3568 SDMMC0接口管腳68SD Card接口電路68RK3568

24、SDMMC1接口管腳69RK3568 SDMMC2接口 M0功能管腳70RK3568 SDMMC2接口 M1功能管腳71SARADC VIN0接口72RK3568 SARADC模塊72使用SARADC的按鍵電路73RK3568 OTP電源管腳73MULTI_PHY0/1和USB3控制器復(fù)用關(guān)系74USB3.0 OTG0管腳74USB3.0 HOST1管腳75USB2.0 HOST2管腳75USB2.0 HOST3管腳76RK3568 VBUSDET和ID電路77USB2.0 PHY電源磁珠電路77USB2.0 信號串接2.2ohm電阻電路77USB2.0 信號串共模電感電路77USB OTG

25、ID腳電路78USB 5V限流電路78USB3.0 ESD電路78MULTI PHY電源去耦電路79MULTI_PHY0/1/2和SATA3.0控制器復(fù)用關(guān)系80SATA0/1/2相關(guān)控制IO管腳81GMAC0、GMAC1，QSGMII/SGMII PCS以及QSGMII/SGMII PHY的路徑82QSGMII-MULTI_PHY1的應(yīng)用框圖83QSGMII-MULTI_PHY2的應(yīng)用框圖83GMAC0-SGMII-MULTI_PHY1的應(yīng)用框圖84GMAC1-SGMII-MULTI_PHY1的應(yīng)用框圖84GMAC0-SGMII-MULTI_PHY2的應(yīng)用框圖85GMAC1-SGMII-MU

26、LTI_PHY2的應(yīng)用框圖85PCIe3.0控制器/PCIe3.0 PHY框圖882100210121022103Lane RC模式，參考時(shí)鐘路徑圖89Lane EP模式，參考時(shí)鐘路徑圖89Lane RC模式 + PCIe3.0 x1 Lane RC模式，參考時(shí)鐘路徑圖89RK3568 RK3568 RK3568PCIe3.0 PCIe3.0 PCIe3.0 x2 x2 x111Rev 1.1PCIe3.0 PHY電源去耦電容90PCIe3.0 PHY RESREF管腳90RK3568 MIPI CSI RX信號管腳91RK3568 MIPI-CSI工作模式與數(shù)據(jù)、時(shí)鐘分配92MIPI CSI

27、 PHY電源磁珠電路92MIPI CSI RX PHY電源去耦電容92圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖2104210521062107210821092110211121122113211421152116211721182119212021212122212321242125212621272128212921302131213221332134213521362137213821392140214121422143214421452146214721482149215021512152215321542155215

28、62157CIF功能管腳93CIF數(shù)據(jù)對應(yīng)關(guān)系93RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568接口輸出路徑圖95VOP和2.02.02.02.02.0PHY TMDS管腳96PHY 電源去耦電容96PHY REXT管腳96PHY HPD管腳96PHY HPD電路96TX TX TX TX TXCEC協(xié)議要求97CEC電路97DDC電平轉(zhuǎn)換電路97座子ESD電路98SI TX0/LVDS TX Combo PHY管腳99RK3568 MISI PHY電源磁珠電路99MISI TX0/LVDS TX Combo PHY電源去耦電容9

29、9SI TX1 PHY管腳100PHY電源磁珠電路100SI TX1 PHY電源去耦電容100RK3568 MI RK3568 MIMISI TX1RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568MIeDP eDP eDP eDPTX PHY管腳101TX PHY電源去耦電容101TX 信號交流耦合電容101AU

30、X信號交流耦合電容102LCDC功能管腳104VCCIO5電源去耦電容104T1120功能管腳106T656 M0功能管腳107T656 M1功能管腳108V V VEBC功能管腳109VCCIO6電源去耦電容110I2S當(dāng)Master模式連接示意圖112I2S當(dāng)Slave模式連接示意圖113I2S1 M0功能管腳113I2S1 M1功能管腳113I2S1 M2功能管腳114I2S2 M0功能管腳115I2S2 M1功能管腳116I2S3 M0功能管腳117I2S3 M1功能管腳117M0功能管腳118M1功能管腳119M2功能管腳119PDM PDM PDMRK809-5 不使用Codec模

31、塊時(shí)相關(guān)管腳處理方式121RK809-5 Codec模塊121RK809 Codec輸出耳機(jī)電路122RK809-5 SPK/HP電源管腳122RK809-5 SPK輸出電路122外置SPK電路123駐極體MIC差分輸入電路12312Rev 1.1四段耳機(jī)座帶MIC單端輸入電路123駐極體MIC單端輸入電路124RK809-5 MIC輸入電路管腳124陣列MIC方案 I2S/PDM連接示意圖1125陣列MIC方案 I2S/PDM連接示意圖2125RK3568 GMAC0、GMAC1復(fù)用到IO的路徑框圖126RK3568 GMAC0功能管腳126RK3568 GMAC1 M0功能管腳127RK3

32、568 GMAC1 M1功能管腳128RGMII連接示圖1129RGMII連接示圖2129RMII連接示圖1130RMII連接示圖2130RMII連接示圖3131RMII連接示圖4131RMII連接示圖5132紅外接收頭電路136圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖215821592160216121622163216421652166216721682169217021712172217321746層板疊層1374層板疊層137313233343536373839RK3568 扇出示意圖1138RK3568 扇出示意圖2139RK3568 扇出示意圖3

33、139RK3568 扇出示意圖4140信號之間的空隙示意圖140差分對內(nèi)，差分對間的等長示意圖141差分對長度補(bǔ)償要求示意圖141縫合地過孔要求示意圖141信號的參考平面邊緣要求示意圖141RK3568 晶體布局和走線142RK809-5 BUCK1/BUCK2布局和走線143RK809-5 BUCK3布局和走線143RK809-5 BUCK4布局和走線144RK809-5 BUCK5布局和走線144RK809-5 EPAD過布145分立電源DC/DC布局和走線145VDD_CPU電源供電DC/DC布局和走線146DC/DC遠(yuǎn)端反饋設(shè)計(jì)示意圖14731031131231331431531631

34、7318319320321VDD_CPU的電源管腳走線和過孔147RK3568VDD_CPU的電源管腳背面去耦電容放置情況148圖322RK3568VDD_CPU電源層覆銅情況148VDD_LOGIC的電源管腳走線和過孔149VDD_LOGIC的電源管腳背面去耦電容放置情況149VDD_LOGIC電源層覆銅情況150VDD_GPU的電源管腳走線和過孔150VDD_GPU的電源管腳背面去耦電容放置情況151VDD_GPU電源層覆銅情況151VDD_NPU的電源管腳走線和過孔152VDD_NPU的電源管腳背面去耦電容放置情況152VDD_NPU電源層覆銅情況153VCC_DDR的電源管腳走線和過孔

35、153LPDDR4x模式VCC_DDR/VCC0V6_DDR的電源管腳走線和過孔154VCC_DDR的電源管腳背面去耦電容放置情況154LPDDR4x模式VCC_DDR/VCC0V6_DDR的電源管腳背面去耦電容放置情況155VCC_DDR電源層覆銅情況155圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖323324325326327328329330331332333334335336337RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK356813Rev

36、1.1RK3568VSS的管腳走線和過孔156RK3568地層覆銅情況156DDR3/DDR3L DQS/DQ/DM信號走線拓?fù)?58DDR3/DDR3L CLK信號走線拓?fù)?59DDR3/DDR3L CLK信號RC電路159DDR3/DDR3L CKE/ODT信號走線拓?fù)?59DDR3/DDR3L 除CKE/ODT其它CA/CMD信號走線拓?fù)?60DDR3/DDR3L+ECC DQS/DQ/DM信號走線拓?fù)?61DDR3/DDR3L+ECC CLK信號走線拓?fù)?61DDR3/DDR3L+ECC CKE/ODT信號走線拓?fù)?62DDR3/DDR3L+ECC 除CKE/ODT其它CA/CMD信號

37、走線拓?fù)?63DDR4 DQS/DQ/DM信號走線拓?fù)?64DDR4 CLK信號走線拓?fù)?65DDR4 CLK信號RC電路166DDR4 4層板CLK/CA/CMD信號L3層走線示意圖166DDR4 CKE/ODT信號走線拓?fù)?67DDR4 除CKE/ODT其它CA/CMD信號走線拓?fù)?67DDR4+ECC DQS/DQ/DM信號走線拓?fù)?68DDR4+ECC CLK信號走線拓?fù)?69DDR4+ECC CKE/ODT信號走線拓?fù)?69DDR4+ECC 除CKE/ODT其它CA/CMD信號走線拓?fù)?70圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖338

38、339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372and Flash兼容設(shè)計(jì)分支電阻174and Flash兼容設(shè)計(jì)分支電阻布局和走線情況174and Flash兼容設(shè)計(jì)DATA走線情況174和和和USB3座子的焊盤和AC耦合電容的焊盤的下方挖空示意圖176PCB玻璃編織效應(yīng)改善走線方式177SATA座子的焊盤和AC耦合電容的焊盤的下方挖空示意圖177PCIe Slot的焊盤和AC耦合電容的焊盤的下方挖空示意圖179座子的焊盤和TVS管的焊盤

39、的下方挖空示意圖183RK809-5 HP_SNS電阻布局和走線184RK809-5 HPL/HPR/HP_SNS走線情況184RJ45接口和網(wǎng)絡(luò)變壓器禁布區(qū)示意圖187RJ45接口和網(wǎng)絡(luò)變壓器開槽示意圖187WIFI模塊的電感電容走線示意圖188WIFI模塊天線走線示意圖18841 JA的定義19042 JC的定義19143 JB的定義19161 回流焊曲線分類19562 無鉛工藝器件封裝體耐熱標(biāo)準(zhǔn)19563 無鉛回流焊接工藝曲線19664 無鉛回流焊接工藝建議曲線參數(shù)196干燥真空包裝1977172 六點(diǎn)濕度卡19814Rev 1.1插表目錄24MHz時(shí)鐘要求2032.768KHz時(shí)鐘要求

40、21系統(tǒng)初始化配置信號描述24JTAG Debug接口信號24DDR PHY I/O Map表26eMMC接口設(shè)計(jì)38FSPI接口設(shè)計(jì)41Nand Flash接口設(shè)計(jì)42GPIO電源腳描述44表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表212223242526272829RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568RK3568電源需求表46RK3568第一次上電各模塊供電要求表47RK3568待機(jī)電源供電要求表48RK3568 內(nèi)部PLL介紹50RK356

41、8 峰值電流表67SDMMC0接口設(shè)計(jì)69SDMMC1接口設(shè)計(jì)69SDMMC2接口設(shè)計(jì)71210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244USB2.0/USB3.0接口設(shè)計(jì)79SATA接口設(shè)計(jì)81QSGMII/SGMII接口設(shè)計(jì)86PCIe2.0接口設(shè)計(jì)87PCIe3.0接口設(shè)計(jì)90MIPI CSI RX接口設(shè)計(jì)92BT1120 16bit模式數(shù)據(jù)對應(yīng)關(guān)系表94CIF接口設(shè)計(jì)942.0 TX接口設(shè)計(jì)98RK3568 RK3568 RK

42、3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK3568SI TX0和LVDS TX Combo PHY接口設(shè)計(jì)99SI TX1 PHY接口設(shè)計(jì)100TX PHY接口設(shè)計(jì)102MI MIeDP并行RGB接口格式列表103并行RGB接口設(shè)計(jì)104BT1120輸出格式列表105BT1120輸出接口設(shè)計(jì)106BT656輸出接口設(shè)計(jì)109EBC輸出接口設(shè)計(jì)110I2S1接口設(shè)計(jì)114I2S2接口設(shè)計(jì)116I2S3接

43、口設(shè)計(jì)118PDM接口設(shè)計(jì)120SPDIF接口設(shè)計(jì)120RK3568RK3568 RK3568RK3568音頻應(yīng)用場景與圖紙對應(yīng)關(guān)系124RGMII/RMII接口設(shè)計(jì)128UART接口分布133UART接口設(shè)計(jì)133SPI接口分布133SPI接口設(shè)計(jì)134CAN接口分布134CAN接口設(shè)計(jì)134I2C接口分布135I2C接口設(shè)計(jì)135接口分布135RK3568 RK3568RK3568245246247248249250251RK3568 RK3568 RK3568 RK3568 RK3568 RK3568 RK356831 DDR3/DDR3L DQS/DQ/DM阻抗及走線要求15815Re

44、v 1.1DDR3/DDR3L CLK信號阻抗及走線要求159DDR3/DDR3L CKE/ODT信號阻抗及走線要求160DDR3/DDR3L 除CKE/ODT其它CA/CMD信號阻抗及走線要求160DDR3/DDR3L+ECC DQS/DQ/DM信號阻抗及走線要求161DDR3/DDR3L+ECC CLK信號阻抗及走線要求161DDR3/DDR3L+ECC CKE/ODT信號阻抗及走線要求162DDR3/DDR3L+ECC 除CKE/ODT其它CA/CMD信號阻抗及走線要求16332333435363738表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表表3

45、9 LPDDR3信號阻抗及走線要求163DDR4 DQS/DQ/DM信號阻抗及走線要求164DDR4 CLK信號阻抗及走線要求166DDR4 CKE/ODT信號阻抗及走線要求167DDR4 除CKE/ODT其它CA/CMD信號阻抗及走線要求167DDR4+ECC DQS/DQ/DM信號阻抗及走線要求168DDR4+ECC CLK信號阻抗及走線要求169DDR4+ECC CKE/ODT信號阻抗及走線要求169DDR4+ECC 除CKE/ODT其它CA/CMD信號阻抗及走線要求170LPDDR4信號阻抗及走線要求170LPDDR4信號阻抗及走線要求171eMMC信號阻抗及走線要求171FSPI信號

46、阻抗及走線要求172Nand Flash信號阻抗及走線要求173SDMMC0/1/2信號阻抗及走線要求174USB2.0信號阻抗及走線要求175USB3.0信號阻抗及走線要求176SATA3.0信號阻抗及走線要求177QSGMII/SGMII信號阻抗及走線要求178PCIe2.0信號阻抗及走線要求178PCIe3.0信號阻抗及走線要求179MIPI CSI RX信號阻抗及走線要求180CIF信號阻抗及走線要求180MISI TX信號阻抗及走線要求181LVDS TX信號阻抗及走線要求181eDP TX信號阻抗及走線要求182TX信號阻抗及走線要求182RGB TX信號阻抗及走線要求183BT1

47、120 TX信號阻抗及走線要求183RGMII信號阻抗及走線要求185RMII信號阻抗及走線要求18531031131231331431531631731831932032132232332432532632732832933033133233333433533633733833941 RK3568 熱阻仿真結(jié)果19042 RK3568 熱阻仿真的PCB結(jié)構(gòu)190時(shí)間參照表（MSL）1987-17-2 RK3568 Re-bake參考表19816Rev 1.11系統(tǒng)概述1.1概述RK3568是一顆高性能、低功耗的四核應(yīng)用處理器，專為個(gè)人移動互聯(lián)網(wǎng)設(shè)備和AIoT設(shè)備而設(shè)計(jì)。RK3568內(nèi)置了多種

48、功能強(qiáng)大的硬件引擎，為高端應(yīng)用提供了優(yōu)異的性能，支持幾乎全格式的H.264 4k60fps，支持H.265 4k60fps，也支持H.264/H.265 1080p60fps編碼，以及高品質(zhì)的JPEG的編/。RK3568內(nèi)置3D GPU，能夠完全兼容OpenGL ES1.1/2.0/3.2、OpenCL 2.0和Vulkan 1.0。引擎將最大限度地提高顯示性能，并提供流暢的操作體驗(yàn)。的2D硬件內(nèi)嵌的NPU支持8/16混合操作。此外，憑借其強(qiáng)大的兼容性，可以輕松地轉(zhuǎn)換基于TensorFlow /MXNet/PyTorch/Caffe等一系列框架的網(wǎng)絡(luò)模型。RK3568具有高性能的下所需的內(nèi)存帶

49、寬。器接口（DDR3/DDR3L/DDR4/LPDDR3/LPDDR4/LPDDR4X），能夠提供高性能場景1.2框圖圖 11 RK3568 框圖17Rev 1.11.31.3.1應(yīng)用框圖RK3568 EVB應(yīng)用框圖圖12RK3568 EVB應(yīng)用框圖18Rev 1.1RK3568 智能NVR應(yīng)用框圖1.3.2圖 13 RK3568 智能NVR應(yīng)用框圖以上是RK3568方案的舉例應(yīng)用框圖，更詳細(xì)的請參考發(fā)布的參考設(shè)計(jì)原理圖。19Rev 1.12原理圖設(shè)計(jì)建議2.1最小系統(tǒng)設(shè)計(jì)2.1.1時(shí)鐘電路RK3568內(nèi)部的振蕩器電路與外置的24MHz晶體一起系統(tǒng)時(shí)鐘，如圖2-1所示。XOUT24M網(wǎng)絡(luò)串接2

50、2ohm電阻務(wù)必增加，用于限流，防止過驅(qū)。 XOUT24M和XIN24M網(wǎng)絡(luò)之間的1Mohm電阻不可隨意修改。圖 21 RK3568 晶體連接方式及器件參數(shù)注意晶體負(fù)載電容請根據(jù)實(shí)際使用的晶體的CL電容值選擇，并控制常溫下的頻率在20ppm以內(nèi)。1為選用晶體所對應(yīng)容值，并不為通用值，負(fù)載電容材質(zhì)建議采用COG或NPO建議采用貼片4Pin晶體，其中2個(gè)GND管腳與PCB板的地充分連接，加強(qiáng)時(shí)鐘抗ESD干擾能力系統(tǒng)時(shí)鐘還可以直接由外部的有源晶體電路產(chǎn)生時(shí)鐘，時(shí)鐘幅度為1.8V。工作情況下，時(shí)鐘通過XIN24M 腳輸入，XOUT24M管腳懸空，時(shí)鐘參數(shù)如下表2-1所示：表 21 RK3568 24M

51、Hz時(shí)鐘要求RK3568在待機(jī)時(shí)，可以選擇將工作時(shí)鐘源切換到PMU_PVTM模塊提供的時(shí)鐘或外部輸入的32.768KHz時(shí)鐘，關(guān)掉OSC振蕩電路，到更優(yōu)的待機(jī)功耗，此時(shí)只支持PMUIO1和PMUIO2電源域里的IO中斷喚醒，如果需求的喚醒源和24MHz時(shí)鐘有關(guān)，那么24MHz時(shí)鐘不能關(guān)掉。PVTM(Pros-Voltage-Temperature Monitor)模塊集成的時(shí)鐘振蕩環(huán)，可產(chǎn)生時(shí)鐘，這個(gè)時(shí)鐘頻率由時(shí)鐘振蕩環(huán)電路的延遲單元決定，產(chǎn)生的時(shí)鐘可供待機(jī)的時(shí)鐘源；使用外部輸入的20參數(shù)規(guī)范描述最小最大頻率24.000000MHz頻率偏差+/-20ppm時(shí)鐘幅度1.8V值工作溫度-2080E

52、SR/40OhmRev 1.132.768KHz時(shí)鐘當(dāng)RK3568休眠時(shí)鐘時(shí)，到最優(yōu)的待機(jī)功耗，此時(shí)PVTM模塊也可以關(guān)掉。外部輸入的32.768KHz時(shí)鐘可以從PMIC或是外置RTC時(shí)鐘源獲取，RK3568 32.768KHz時(shí)鐘輸入腳如下圖所示：圖 22 RK3568 32.768KHz待機(jī)時(shí)鐘輸入管腳外置32.768kHz RTC時(shí)鐘參數(shù)如下表2-2所示：表 22 RK3568 32.768KHz時(shí)鐘要求注意使用該功能時(shí)，該管腳IOMUX必須設(shè)置成CLK32K_IN功能，輸入幅度必須滿足PMUIO2 Domian供電要求。RK3568可向外設(shè)提供工作時(shí)鐘：REFCLK_OUT：默認(rèn)24M

53、Hz時(shí)鐘輸出，可提供給Camera等設(shè)備當(dāng)工作時(shí)鐘 CLK32K_OUT0：32.768KHz時(shí)鐘輸出，可提供給WIFI,BT,PCIe等設(shè)備當(dāng)休眠或工作時(shí)鐘 CLK32K_OUT1：32.768KHz時(shí)鐘輸出，可提供給WIFI,BT,PCIe等設(shè)備當(dāng)休眠或工作時(shí)鐘 ETH0_REFCLKO_25M：25MHz時(shí)鐘輸出，可提供給Ethernet PHY等設(shè)備當(dāng)工作時(shí)鐘 ETH1_REFCLKO_25M_M0/ETH1_REFCLKO_25M_M1：25MHz時(shí)鐘輸出，可提供給Ethernet PHY等設(shè)備當(dāng)工作時(shí)鐘CIF_CLKOUT：默認(rèn)24MHz時(shí)鐘輸出，可根據(jù)PLL分頻得到其它頻點(diǎn)，可提

54、供給Camera等設(shè)備當(dāng)工作時(shí)鐘CAM_CLKOUT0：默認(rèn)24MHz時(shí)鐘輸出，可根據(jù)PLL分頻得到其它頻點(diǎn)，可提供給Camera等設(shè)備當(dāng)工作時(shí)鐘CAM_CLKOUT1：默認(rèn)24MHz時(shí)鐘輸出，可根據(jù)PLL分頻得到其它頻點(diǎn)，可提供給Camera等設(shè)備當(dāng)工作時(shí)鐘注意以上時(shí)鐘所處的IO與外設(shè)的IO電平必須匹配，如果不匹配，必須增加電平轉(zhuǎn)換電路請根據(jù)外設(shè)設(shè)備時(shí)鐘需求評估是否可以滿足2.1.2 復(fù)位/看門狗/TSADC電路RK3568的硬件復(fù)位通過Pin AH27(NPOR_u)管腳輸入，必須由外部控制，低電平有效，為保證穩(wěn)定和正常工作，所需的最短復(fù)位時(shí)間為100個(gè)24MHz主時(shí)鐘周期，即至少4us以

55、上。Pin AH27(NPOR_u)管腳需要增加100nF電容，用來消除復(fù)位信號上的抖動，增強(qiáng)發(fā)導(dǎo)致的系統(tǒng)異常復(fù)位。RESETn網(wǎng)絡(luò)的上拉電源必須和nPOR管腳所在的IO電源域（PMUIO1）保持一致。能力，防止誤觸21參數(shù)規(guī)范描述最小最大頻率32.768000kHz頻率偏差+/-30ppm時(shí)鐘幅度0.65*VDDVDD+0.3VVVDD:PMUIO2電源電壓工作溫度-2080占空比50%Rev 1.1圖 23 RK3568 復(fù)位輸入（RK809-5方案）采用分立電源方案時(shí)，復(fù)位信號電路圖如下：圖 24 RK3568 復(fù)位輸入（分立電源方案）注意：復(fù)位IC必須使用開漏輸出，低電平有效。RK35

56、68內(nèi)部集成了Watchdog Timer，當(dāng)產(chǎn)生復(fù)位信號時(shí)，可以通過TSADC_SHUT_M0或TSADC_SHUT_M1管腳輸出低電平，對RK3568進(jìn)行硬件復(fù)位。RK3568內(nèi)部集成了兩個(gè)TSADC(Temperature-Sensor ADC)模塊，當(dāng)內(nèi)部溫度超過閾值時(shí)，可以通過內(nèi)部TSHUT信號給CRU模塊，讓RK3568復(fù)位，也可以通過TSADC_SHUT_M0或TSADC_SHUT_M1管腳輸出低電平，對RK3568進(jìn)行硬件復(fù)位。如上圖TSADC_SHUT_M0網(wǎng)絡(luò)連接到RESETn網(wǎng)絡(luò)上。RK3568 復(fù)位信號路徑圖如下：圖 25 RK3568 復(fù)位信號路徑圖圖22Rev 1.

57、1RK809-5的RESETB管腳當(dāng)在第一次上電，等各路電源上電完成后，RESETB還會再延遲所設(shè)置的時(shí)間后，低電平跳變成（開漏輸出），即完成上電復(fù)位過程；當(dāng)RK809-5在工作或sleep模式時(shí)，如果RESETB管腳被拉低，那么RK809-5也會重啟，重啟上電順序和第一次上電相同。2.1.3 PMU單元電路為了滿足低功耗需求，RK3568設(shè)計(jì)了一個(gè)電源管理單元(PMU)，用于控制管理內(nèi)部電源。該模塊可以支持內(nèi)部寄存器或PMUIO電源域的IO控制電源電路，實(shí)現(xiàn)對其他功能模塊供電和斷電，也可支持IO中斷喚醒，從而實(shí)現(xiàn)的待機(jī)和喚醒功能。2.1.4 系統(tǒng)啟動引導(dǎo)順序RK3568支持多種啟動引導(dǎo)方式，

58、在復(fù)位結(jié)束后，內(nèi)部集成的引導(dǎo)代碼會按如下順序進(jìn)行自動引導(dǎo)，順序如下：Serial Nor Flash(FSPI) Serial Nand Flash(FSPI)Nand Flash eMMC SDMMC0 Card如果上述設(shè)備中沒有引導(dǎo)代碼，可以通過USB3.0 OTG0接口的USB3_OTG0_DP/USB3_OTG0_DM信號將系統(tǒng)代碼到這些設(shè)備中。2.1.5 系統(tǒng)初始化配置信號RK3568中有兩個(gè)重要信號會影響系統(tǒng)的啟動配置，需要在上電前配置完畢并保持狀態(tài)穩(wěn)定，分別是：FLASH_VOL_SEL管腳(Pin AG25)：硬件配置VCCIO2電源域IO驅(qū)動電壓 SDMMC0_DET管腳(P

59、in Y22)：決定VCCIO3電源域IO是SDMMC0還是JTAG功能在系統(tǒng)復(fù)位結(jié)束后，會根據(jù)兩個(gè)管腳的輸入電平配置相應(yīng)模塊的默認(rèn)開機(jī)功能。RK3568 VCCIO2電源域的IO驅(qū)動電壓模式默認(rèn)由硬件配置，因?yàn)槠鋵儆贔LASH電源域，在系統(tǒng)引導(dǎo)時(shí)會用到，所以在系統(tǒng)啟動的時(shí)候，必須先通過硬件配置來設(shè)置IO驅(qū)動電壓模式，而無法通過寄存器操作去設(shè)置,如下圖：如果VCCIO2(Pin H18)供電是1.8V，則FLASH_VOL_SEL管腳必須保持為；如果VCCIO2(Pin H18)供電是3.3V，則FLASH_VOL_SEL管腳必須保持為低電平。修改IO供電電源，F(xiàn)LASH_VOL_SEL管腳必

60、須同步修改，不得出現(xiàn)不匹配，否則功能會異常，甚至?xí)p壞。圖 26 RK3568 VCCIO2供電和FLASH_VOL_SEL選擇23Rev 1.1RK3568的ARM JTAG功能與SDMMC0功能復(fù)用在一起，通過SDMMC0_DET管腳來切換IOMUX的功能，故該管腳也需要在上電前完成配置，否則ARM輸出會影響到SDMMC0 boot功能。JTAG功能無輸出會影響到引導(dǎo)階段的調(diào)試，而SDMMC0無圖 27 RK3568 SDMMC0/ARMJTAG復(fù)用管腳以及SDMMC0 DET管腳該管腳檢測為，則對應(yīng)IO切換到ARM JTAG功能；當(dāng)檢測到為低電平（大部分SD卡會拉低該管腳，如果不是需要特