1、例解電路去耦技術(shù)，看了不后悔何謂正確去耦？有何必要性？如果電源引腳上存在紋波和 /或噪聲，大多數(shù) IC 都會有某種類型的性能下降。數(shù)字 IC 的噪聲裕量會降低，時鐘抖動則可能增加。對于高性能數(shù)字 IC，例如微處理器和 FPGA ，電源額定容差 (例如 5%)包含直流誤差、紋波和噪聲之和。只要電壓保持在容差內(nèi)，數(shù)字器件便符合規(guī)范。說明模擬 IC 對電源變化靈敏度的傳統(tǒng)參數(shù)是電源抑制比 (PSRR) 。對于放大器， PSRR 是輸出電壓變化與電源電壓變化之比，用比率 (PSRR) 或 dB (PSR) 表示。 PSRR 可折合到輸出端 (RTO) 或輸入端 (RTI) 。 RTI 值等于 RTO

2、值除以放大器增益。圖 1 顯示典型高性能放大器 (AD8099) PSR 隨頻率、以大約 6 dB/8 倍頻程 (20 dB/10 倍頻程 )下降的情況。 圖中顯示了采用正負(fù)電源兩種情況下的曲線圖。盡管PSR 在直流下是 90 dB ，但較高頻率下會迅速降低，此時電源線路上有越來越多的無用能量會直接耦合至輸出。因此必須一開始就要防止此高頻能量進(jìn)入芯片。 一般通過組合電解電容 ( 用于低頻去耦 ) 、陶瓷電容 (用于高頻去耦 )來完成，也有可能使用鐵氧體磁珠。數(shù)據(jù)轉(zhuǎn)換器以及其他模擬和混合信號電路的電源抑制可能在數(shù)據(jù)手冊中都有相關(guān)規(guī)定。不過，在數(shù)據(jù)手冊的應(yīng)用部分，經(jīng)常會針對幾乎所有的線性和混合信號

3、IC推薦電源去耦電路。用戶應(yīng)始終遵循這些建議，以確保器件正常工作。低頻噪聲需要較大的電解電容，用作瞬態(tài)電流的電荷庫。將低電感表面貼裝陶瓷電容直接連接到IC 電源引腳，便可最大程度地抑制高頻電源噪聲。所有去耦電容必須直接連接到低電感接地層才有效。此連接需要短走線或過孔，以便將額外串聯(lián)電感降至最低。鐵氧體磁珠 (以鎳、鋅、錳的氧化物或其他化合物制造的絕緣陶瓷 )也可用于在電源濾波器中去耦。鐵氧體在低頻下 (鐵氧體磁珠并非始終必要， 但可以增強(qiáng)高頻噪聲隔離和去耦，通常較為有利。這里可能需要驗證磁珠永遠(yuǎn)不會飽和，特別是在運(yùn)算放大器驅(qū)動高輸出電流時。當(dāng)鐵氧體飽和時，它就會變?yōu)榉蔷€性，失去濾波特性。請注意

4、，某些鐵氧體甚至可能在完全飽和前就是非線性。因此，如果需要功率級，以低失真輸出工作，當(dāng)原型在此飽和區(qū)域附近工作時，應(yīng)檢查其中的鐵氧體。圖2 總結(jié)了正確去耦的重要方面。實(shí)際電容及其寄生效應(yīng)圖3 顯示了一個非理想電容的模型。電阻 RP 代表絕緣電阻或泄漏，與標(biāo)稱電容C 并聯(lián)。第二個電阻 RS( 等效串聯(lián)電阻或ESR) 與電容串聯(lián)，代表電容引腳和電容板的電阻。電感 L( 等效串聯(lián)電感或ESL) 代表引腳和電容板的電感。最后，電阻 RDA 和電容 CDA 一起構(gòu)成稱為電介質(zhì)吸收或DA現(xiàn)象的簡化模型。在采樣保持放大器(SHA) 之類精密應(yīng)用中使用電容時， DA 可造成誤差。但在去耦應(yīng)用中，電容的DA一般

5、不重要。圖4 顯示了各種100 F 電容的頻率響應(yīng)。理論上，電容阻抗將隨著頻率增加呈單調(diào)下降。實(shí)際操作中， ESR使阻抗曲線變得平坦。隨著頻率不斷升高，阻抗由于電容的ESL 而開始上升。“膝部”的位置和寬度將隨著電容結(jié)構(gòu)、電介質(zhì)和等效器件的值而變化。因此常?？梢钥吹捷^大值電容與較小值電容并聯(lián)。較小值電容通常具有較低 ESL ，與較高頻率的電容看似相同。這可以在更寬頻率范圍內(nèi)擴(kuò)展并聯(lián)組合的總體性能。電容自諧振頻率就是電容電抗(1/C) 等于 ESL 電抗 (ESL)的頻率。對這一諧振頻率等式求解得到下式：所有電容將顯示大致形狀與圖示類似的阻抗曲線。雖然實(shí)際曲線圖有所不同， 但大致形狀相同。 最小

6、阻抗由 ESR 決定，高頻區(qū)域由 ESL 決定 (后者很大程度上受封裝樣式影響 )。去耦電容類型圖 5 顯示適合去耦的各種常見電容類型。電解系列具有寬值范圍、高電容體積比和廣泛的工作電壓，是極佳的高性價比低頻濾波器元件。它包括通用鋁電解開關(guān)類型，提供 10 V 以下直至約 500 V 的工作電壓，尺寸為 1 F 至數(shù)千 F( 以及成比例的外形尺寸 )。所有電解電容均有極性，因此無法耐受約一伏以上的反向偏置電壓而不造成損壞。 此類器件具有相對較高的泄漏電流( 可能為數(shù)十 A)，很大程度上取決于特定系列的設(shè)計、 電氣尺寸、額定電壓及施加電壓。不過，泄漏電流不可能是基本去耦應(yīng)用的主要因素。大多數(shù)去耦

7、應(yīng)用不建議使用“通用”鋁電解電容。不過，鋁電解電容的一個子集是“開關(guān)型”，設(shè)計并規(guī)定用于在最高達(dá)數(shù)百kHz 的頻率下處理高脈沖電流，且僅具有低損耗。此類電容在高頻濾波應(yīng)用中可直接媲美固態(tài)鉭電容，且具有更廣泛的可用值。固態(tài)鉭電解電容一般限于 50 V 或更低的電壓，電容為 500 F 或更低。對于給定尺寸，鉭電容比鋁開關(guān)電解電容呈現(xiàn)出更高的電容體積比，且具有更高的頻率范圍和更低的 ESR 。一般也比鋁電解電容更昂貴， 對于浪涌和紋波電流，必須謹(jǐn)慎處理應(yīng)用。最近，使用有機(jī)或聚合物電解質(zhì)的高性能鋁電解電容也已問世。這些電容系列擁有略低于其他電解類型的 ESR 和更高的頻率范圍，另外低溫 ESR 下降

8、也最小。 此類器件使用鋁聚合物、 特殊聚合物、Poscap 和 Os-Con 等標(biāo)簽。陶瓷或多層陶瓷(MLCC) 具有尺寸緊湊和低損耗特性， 通常是數(shù) MHz 以上的首選電容材料。不過，陶瓷電介質(zhì)特性相差很大。對于電源去耦應(yīng)用，一些類型優(yōu)于其他類型。在X7R 的高 K 電介質(zhì)公式中，陶瓷電介質(zhì)電容的值最高可達(dá)數(shù)F。在高達(dá) 200 V 的額定電壓下推薦 Z5U 和 Y5V 。X7R 型在直流偏置電壓下的電容變化小于Z5U和Y5V型，因此是較佳選擇。NP0(也稱為COG)型使用更低的介電常數(shù)公式，通常具有零TC和低電壓系數(shù)(不同于較不穩(wěn)定的高K 型)。NP0 型的可用值限于0.1 F 或更低，0.

9、01 F是更實(shí)用的上限值。多層陶瓷(MLCC)表面貼裝電容的極低電感設(shè)計可提供近乎最佳的RF 旁路，因此越來越頻繁地用于 10 MHz 或更高頻率下的旁路和濾波。更小的陶瓷芯片電容工作頻率范圍可達(dá) 1 GHz 。對于高頻應(yīng)用中的這些及其他電容，可通過選擇自諧振頻率高于最高目標(biāo)頻率的電容，確保有效值。薄膜型電容一般使用繞線，增加了電感，因此不適合電源去耦應(yīng)用。此類型更常用于音頻應(yīng)用，此時需要極低電容和電壓系數(shù)。局部高頻去耦建議圖6 顯示了高頻去耦電容必須盡可能靠近芯片的情況。否則，連接走線的電感將對去耦的有效性產(chǎn)生不利影響。左圖中，電源引腳和接地連接盡可能短，所以是最有效的配置。然而右圖中， P

10、CB 走線內(nèi)的額外電感和電阻將造成去耦方案的有效性降低，且增加封閉環(huán)路可能造成干擾問題。由 LC 去耦網(wǎng)絡(luò)構(gòu)成的諧振電路許多去耦應(yīng)用中，電感或鐵氧體磁珠與去耦電容串聯(lián)，如圖7 所示。電感L 與去耦電容C串聯(lián)后構(gòu)成諧振或“調(diào)諧”電路，主要特性是顯示諧振頻率下的顯著阻抗變化。諧振頻率計算公式如下：去耦網(wǎng)絡(luò)的總體阻抗在諧振頻率下可表現(xiàn)出峰化現(xiàn)象。峰化程度取決于調(diào)諧電路的相對Q(品質(zhì)因子 )值。諧振電路的Q 衡量其對電阻的電抗。計算公式如下：正常走線電感和0.01 F 至 0.1 F 的典型去耦電容將在高于數(shù)MHz 的頻率下產(chǎn)生諧振。例如，0.1 F 和 1 nH 將在 16 MHz下產(chǎn)生諧振。不過，

11、由100 F 電容和 1 F 電感組成的去耦網(wǎng)絡(luò)在 16 kHz 下產(chǎn)生諧振。如果不予檢查，一旦此頻率出現(xiàn)在電源線路上，可帶來諧振問題。該效應(yīng)可通過降低電路Q降至最低。在電源線路內(nèi)靠近 IC 的地方插入小電阻 (10 ) 便可輕松完成，如右例所示。電阻應(yīng)盡可能壓低，最大程度地減小電阻兩端的 IR 壓降。也可用小鐵氧體磁珠替代電阻，它在諧振頻率下主要表現(xiàn)為阻性。使用鐵氧體磁珠代替電感可以減少諧振問題， 因為鐵氧體磁珠在 100 kHz 以上表現(xiàn)為阻性，所以會降低電路的有效 Q 值。典型鐵氧體磁珠阻抗如圖8所示。簡單 LRC 去耦網(wǎng)絡(luò)的響應(yīng)可以使用基于SPICE 的程序輕松仿真，例如Nationa

12、l Instruments Multisim?， ADI 公司版。典型電路模型如圖9 所示，仿真響應(yīng)如圖10 所示。不良去耦技術(shù)對性能的影響本節(jié)考察不良去耦技術(shù)對兩種基礎(chǔ)元件：運(yùn)算放大器和ADC 的影響。 圖 11 顯示 1.5 GHz 高速電流反饋運(yùn)算放大器AD8000 的脈沖響應(yīng)。 兩種示波器圖表均使用評估板獲得。左側(cè)走線顯示正確去耦的響應(yīng)，右側(cè)走線顯示同一電路板上去除去耦電容后的相同響應(yīng)。兩種情況中，輸出負(fù)載均為 100 。圖 12 顯示 AD8000 的 PSRR ，它與頻率成函數(shù)關(guān)系。請注意，較高頻率下 PSRR 下降至相對較低值。 這意味著電源線路上的信號很容易傳播至輸出電路。圖1

13、3 顯示用于測量AD8000 PSRR的電路?，F(xiàn)在考察正確及錯誤去耦對14 位、105/125MSPS高性能數(shù)據(jù)轉(zhuǎn)換器 ADC AD9445的影響。雖然轉(zhuǎn)換器通常無PSRR規(guī)格，但正確去耦仍非常重要。圖14 顯示正確設(shè)計電路的FFT 輸出。這種情況下，對AD9445 使用評估板。注意頻譜較為干凈。AD9445 的引腳排列如圖15 所示。請注意，電源和接地引腳有多個。這是為了降低電源阻抗(并聯(lián)引腳 )。模擬電源引腳有 33 個。18 個引腳連接到AVDD1( 電壓為 +3.3 V 5%) ，15 個引腳連接到AVDD2( 電壓為 +5 V 5%)DVDD(。 電壓為+5 V 5%) 引腳有4 個。在本實(shí)驗中所用的評估板上，每個引腳具有陶瓷去耦電容。此外還有數(shù)個10 F 電解電容。圖 16 顯示了從模擬電源去除去耦電容后的頻譜。請注意，高頻雜散信號增加了，還出現(xiàn)了一些交調(diào)產(chǎn)物 (低頻成分 )。信號 SNR 已顯著降低。本圖與上圖的唯一差異是去除了去