計(jì)算機(jī)組成原理試題（一）一、選擇題（共 20分，每題 1分）1．零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自 ___C___。．立即數(shù)和棧頂；B．暫存器；C．棧頂和次棧頂；D．累加器。2．___C___可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。．存儲(chǔ)器；B．運(yùn)算器；C．控制器；D．用戶。3．所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指 _____B_。．地址線、數(shù)據(jù)線和控制線三組傳輸線。B．I/O總線、主存總統(tǒng)和 DMA總線三組傳輸線；C．I/O總線、主存總線和系統(tǒng)總線三組傳輸線；D．設(shè)備總線、主存總線和控制總線三組傳輸線． 。4．某計(jì)算機(jī)字長是 32位，它的存儲(chǔ)容量是 256KB，按字編址，它的尋址范圍是 __B____。A．128K；B．64K；C．64KB；D．128KB。5．主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用 ______，主機(jī)與設(shè)備是串行工作的。A．程序查詢方式；B．中斷方式；C．DMA方式；D．通道。6．在整數(shù)定點(diǎn)機(jī)中，下述第 __B____種說法是正確的。A．原碼和反碼不能表示

-1，補(bǔ)碼可以表示

-1；B．三種機(jī)器數(shù)均可表示C．三種機(jī)器數(shù)均可表示

-1；-1，且三種機(jī)器數(shù)的表示范圍相同；D．三種機(jī)器數(shù)均不可表示 -1。7．變址尋址方式中，操作數(shù)的有效地址是 __C____。A．基址寄存器內(nèi)容加上形式地址（位移量） ；B．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；D．以上都不對。8．向量中斷是 __C____。．外設(shè)提出中斷；B．由硬件形成中斷服務(wù)程序入口地址；C．由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址D．以上都不對。9．一個(gè)節(jié)拍信號的寬度是指 __C____。．指令周期；B．機(jī)器周期；C．時(shí)鐘周期；D．存儲(chǔ)周期。10．將微程序存儲(chǔ)在 EPROM中的控制器是 ___靜態(tài)微程序___控制器。．靜態(tài)微程序；B．毫微程序；C．動(dòng)態(tài)微程序；D．微程序。11．隱指令是指 ___D___。．操作數(shù)隱含在操作碼中的指令；B．在一個(gè)機(jī)器周期里完成全部操作的指令；C．指令系統(tǒng)中已有的指令；D．指令系統(tǒng)中沒有的指令。12．當(dāng)用一個(gè)16位的二進(jìn)制數(shù)表示浮點(diǎn)數(shù)時(shí)，下列方案中第_____種最好。A．階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；B．階碼取5位（含階符1位），尾數(shù)取11位（含數(shù)符1位）；C．階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位）；D．階碼取6位（含階符1位），尾數(shù)取12位（含數(shù)符1位）。13．DMA方式______。．既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B．不能取代中斷方式；C．也能向 CPU請求中斷處理數(shù)據(jù)傳送；D．內(nèi)無中斷機(jī)制。14．在中斷周期中，由 ______將允許中斷觸發(fā)器置“ 0”。．關(guān)中斷指令；B．機(jī)器指令；C．開中斷指令；D．中斷隱指令。15．在單總線結(jié)構(gòu)的 CPU中，連接在總線上的多個(gè)部件 ______。．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)；．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；C．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；D．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。16．三種集中式總線控制中， ______方式對電路故障最敏感。．鏈?zhǔn)讲樵?；B．計(jì)數(shù)器定時(shí)查詢；C．獨(dú)立請求；D．以上都不對。17．一個(gè)16K×8位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 ______。．48；B．46；C．17；D．22．18．在間址周期中， ______。．所有指令的間址操作都是相同的；．凡是存儲(chǔ)器間接尋址的指令，它們的操作都是相同的；．以上都不對。19．下述說法中______是正確的。A．EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種；B．EPROM是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器用；C．EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用；D．EPROM是可改寫的，但它能用作為隨機(jī)存儲(chǔ)器用。20．打印機(jī)的分類方法很多，若按能否打印漢字來區(qū)分，可分為 ______。．并行式打印機(jī)和串行式打印機(jī)；B．擊打式打印機(jī)和非擊打式打印機(jī)；C．點(diǎn)陣式打印機(jī)和活字式打印機(jī)；D．激光打印機(jī)和噴墨打印機(jī)。二、填空（共 20分，每空 1分）1．設(shè)浮點(diǎn)數(shù)階碼為

8位（含

1位階符），尾數(shù)為

24位（含

1位數(shù)符），則

32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為

，最小正數(shù)為，最大負(fù)數(shù)為

，最小負(fù)數(shù)為

。2．指令尋址的基本方式有兩種，一種是

尋址方式，其指令地址由

給出，另一種是

尋址方式，其指令地址由

給出。3．在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，

假設(shè)四個(gè)過程段的時(shí)間分別是

T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。則加法器流水線的時(shí)鐘周期至少為

。如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為

。4．一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須

。尾數(shù)右移

1位，階碼 。5．存儲(chǔ)器由

m（m＝1，2，4，8,）個(gè)模塊組成，每個(gè)模塊有自己的

和寄存器，若存儲(chǔ)器采用

編址，存儲(chǔ)器帶寬可增加到原來的________倍。6．按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括

、

、

、三、名詞解釋

(共

和中斷返回幾部分。10分，每題 2分)1．微操作命令和微操作2．快速緩沖存儲(chǔ)器3．基址尋址4．流水線中的多發(fā)技術(shù)5．指令字長四、計(jì)算題（5分）設(shè)機(jī)器數(shù)字長為8位（含1位符號位），設(shè)A＝9，B＝13，計(jì)算[AB]補(bǔ)，并還原成6432真值。五、簡答題（共20分）1．異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡(luò)。（4分）2．為什么外圍設(shè)備要通過接口與CPU相連？接口有哪些功能？（6分）六、問答題（共15分）1．設(shè)CPU中各部件及其相互連接關(guān)系如下圖所示。圖中W是寫控制標(biāo)志，R是讀控制標(biāo)志，R1和R2是暫存器。（8分）W微操作命令形成部件CPUR存儲(chǔ)器MARIRPC內(nèi)部總線BusMDR ACC R1 ALU R21）假設(shè)要求在取指周期由ALU完成(PC)+1→PC的操作（即ALU可以對它的一個(gè)源操作數(shù)完成加1的運(yùn)算）。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。（2）寫出指令A(yù)DD#α（#為立即尋址特征，隱含的操作數(shù)在ACC中）在執(zhí)行階段所需的微操作命令及節(jié)拍安排。2．DMA

接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應(yīng)完成哪些功能？畫出

DMA工作過程的流程圖（不包括預(yù)處理和后處理）七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號 （低電平有效），用WR作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲(chǔ)器的連接圖，要求：1）存儲(chǔ)芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)；2）指出選用的存儲(chǔ)芯片類型及數(shù)量；3）詳細(xì)畫出片選邏輯。Am A0 Ak A0G1 Y7G2A Y6CSROMPD/ProgrDn D0ROM:2K×8位8K8位 ×32K8位×

CSRAMWEDn D0RAM:1K×4位2K8位 ×8K8位 ×16K1位×4K4位 ×

G2BCBY074138譯碼器，，為控制端G1G2AG2BC,B,A為變量控制端Y7,,Y0為輸出端（1）主存地址空間分配：6000H～67FFH為系統(tǒng)程序區(qū)；6800H～6BFFH為用戶程序區(qū)。2）合理選用上述存儲(chǔ)芯片，說明各選幾片？3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。計(jì)算機(jī)組成原理試題答案（一）一、選擇題（共20分，每題1分）1．C2．C3．B4．B5．A6．B7．C8．C9．C10．A11．D12．B13．B14．D15．B16．A17．D18．C19．B20．C二、填空（共20分，每空1分）C．2128(-21-223)D．-2127－－－－－2．A．順序B．程序計(jì)數(shù)器C．跳躍D．指令本身3．A．90nsB．280ns4．A．A．增加B．加15．A．地址 B．?dāng)?shù)據(jù) C．模m6．A．保護(hù)現(xiàn)場 B．開中斷 C．設(shè)備服務(wù)三、名詞解釋(共10分，每題 2分)

D．mD．恢復(fù)現(xiàn)場1．微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。2．快速緩沖存儲(chǔ)器答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可達(dá)到訪問主存的目的，從而提高了訪存速度。3．基址尋址答：基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。4．流水線中的多發(fā)技術(shù)答：為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期結(jié)果，這就是流水線中的多發(fā)技術(shù)。

（機(jī)器主頻的倒數(shù)） 內(nèi)產(chǎn)生更多條指令的5．指令字長答：指令字長是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。四、（共5分）計(jì)算題 答：[A+B]補(bǔ)＝1.1011110，A+B＝（-17/64）[A-B]補(bǔ)＝1.1000110，A-B＝（35/64）五、簡答題（共 20分）1．（4分）答：同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸， 通信雙方按約定好的時(shí)序聯(lián)絡(luò)。 后者沒有公共時(shí)鐘， 沒有固定的傳輸周期，采用應(yīng)答方式通信， 具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。 不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡單的制約關(guān)系；全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。2．（6分，每寫出一種給 1分，最多 6分）答：外圍設(shè)備要通過接口與 CPU相連的原因主要有：（1）一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號（地址），通過接口可實(shí)現(xiàn)對設(shè)備的選擇。2）I/O設(shè)備種類繁多，速度不一，與CPU速度相差可能很大，通過接口可實(shí)現(xiàn)數(shù)據(jù)緩沖，達(dá)到速度匹配。3）I/O設(shè)備可能串行傳送數(shù)據(jù)，而CPU一般并行傳送，通過接口可實(shí)現(xiàn)數(shù)據(jù)串并格式轉(zhuǎn)換。4）I/O設(shè)備的入/出電平可能與CPU的入/出電平不同，通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。5）CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號，通過接口可傳送控制命令。6）I/O設(shè)備需將其工作狀況（“忙”、“就緒”、“錯(cuò)誤”、“中斷請求”等）及時(shí)報(bào)告CPU，通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供 CPU查詢?？梢姎w納起來，接口應(yīng)具有選址的功能、 傳送命令的功能、 反映設(shè)備狀態(tài)的功能以及傳送數(shù)據(jù)的功能（包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換） 。4．（5分）答：（1）根據(jù)IR和MDR均為16位，且采用單字長指令，得出指令字長 16位。根據(jù) 105種操作，取操作碼 7位。因允許直接尋址和間接尋址，且有變址寄存器和基址寄存器， 因此取2位尋址特征，能反映四種尋址方式。最后得指令格式為：7

2

7OP

M

AD其中

OP

操作碼，可完成

105種操作；尋址特征，可反映四種尋址方式；AD形式地址。27=128，一次間址的尋址范圍是216=65536。這種格式指令可直接尋址（2）雙字長指令格式如下：727OPMAD1AD2其中OP、M的含義同上；AD1∥AD2為23位形式地址。這種格式指令可直接尋址的范圍為223=8M。（3）容量為8MB的存儲(chǔ)器，MDR為16位，即對應(yīng)4M×16位的存儲(chǔ)器。可采用雙字長指令，直接訪問4M存儲(chǔ)空間，此時(shí)MAR取22位；也可采用單字長指令，但RX和RB取22位，用變址或基址尋址訪問4M存儲(chǔ)空間。六、（共15分）問答題1．（8分）答：（1）由于(PC)+1→PC需由ALU完成，因此PC的值可作為ALU的一個(gè)源操作數(shù)，靠控制ALU做＋1運(yùn)算得到(PC)+1，結(jié)果送至與ALU輸出端相連的R2，然后再送至PC。此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：T0 PC→MAR，1→RT1 M(MAR)→MDR ，(PC)+1→R2T2 MDR→IR ，OP(IR)→微操作命令形成部件T3 R2→PC（2）立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：T0Ad(IR)→R1；立即數(shù)→R1T1(R1)+(ACC)→R2；ACC通過總線送ALUT2

R2→ACC

；結(jié)果→ACC2．（7分）答：DMA 接口主要由數(shù)據(jù)緩沖寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)和 DMA控制邏輯等組成。 在數(shù)據(jù)交換過程中， DMA接口的功能有：1）向CPU提出總線請求信號；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號后，接管對總線的控制；3）向存儲(chǔ)器發(fā)地址信號（并能自動(dòng)修改地址指針）；（4）向存儲(chǔ)器發(fā)讀/寫等控制信號，進(jìn)行數(shù)據(jù)傳送；（5）修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)結(jié)束信號，向CPU申請程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖DMA所示。DMA請求DMA響應(yīng)發(fā)送主存地址傳送一個(gè)字修改地址指針和字計(jì)數(shù)器測試傳送是否結(jié)束？

否是DMA結(jié)束七、設(shè)計(jì)題（共 10分）答：（1）主存地址空間分配。（2分）A15,A11,A7,,A011111111111111111111100000000000最大4K2K×8位ROM2片111101111111111111110000000000001110111111111111相鄰4K4K×4位RAM2片111000000000000000000000000000000001111111111111最小16K8K×8位RAM2片（2）根據(jù)00100000000000000011111111111111主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用2片2K×8位ROM芯片；（1分）相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K×4位RAM芯片；（1分）最小16K地址空間為用戶程序區(qū)，選用2片8K×8位RAM芯片。（1分）（3）存儲(chǔ)芯片的片選邏輯圖（5分）+5VG1Y7&G2A&MREQG2BA15C&&A14BY11A13AY0&A12A11A10A0CPU8K×8位8K×8位4K×4位4K×4位2K×8位2K×8位RAMRAMRAMRAMROMROMD7D4D3D0WRA14G1Y5&A15G2AMREQA13G2BY4CA12BA11AA10A9A0A10A0A9A0A9A02K8位1K4位1K4位ROMRAMRAMD7D0D7D4D3D0D7D4D3D0WR計(jì)算機(jī)組成原理試題（二）一、選擇題 （共20題，每題 1分，共20分）在下列機(jī)器數(shù)___B___中，零的表示形式是唯一的。A．原碼 B．補(bǔ)碼 C．反碼 D．原碼和反碼2.CRT的分辨率為 1024×1024，顏色深度為 8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是 ___B___。A．2MB B．1MB C．8MB D．1024B3.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過 ___D___來實(shí)現(xiàn)。A．原碼運(yùn)算的二進(jìn)制減法器 B．補(bǔ)碼運(yùn)算的二進(jìn)制減法器 C．補(bǔ)碼運(yùn)算的十進(jìn)制加法器D．補(bǔ)碼運(yùn)算的二進(jìn)制加法器4.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為A.隱含尋址 B.立即尋址 C.寄存器尋址 D.直接尋址

___B___。信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為__A____。和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是___C___。A．容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高D．容量小、速度快、成本低7.CPU響應(yīng)中斷的時(shí)間是 ___C___。A．中斷源提出請求 B．取指周期結(jié)束 C．執(zhí)行周期結(jié)束。8.EPROM

是指___C___。A.讀寫存儲(chǔ)器 B.只讀存儲(chǔ)器C.可編程的只讀存儲(chǔ)器 D.光擦除可編程的只讀存儲(chǔ)器下列數(shù)中最小的數(shù)是__B____。假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是___D___。A．11001011 B．11010110 C．11000001 D．11001001單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用___C___。A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式用于對某個(gè)寄存器中操作數(shù)的尋址方式稱為___C___尋址。中央處理器（CPU）包含_C_____。A．運(yùn)算器 B．控制器C．運(yùn)算器、控制器和 cache D．運(yùn)算器、控制器和主存儲(chǔ)器14.在CPU中跟蹤指令后繼地址的寄存器是 __B____。A．主存地址寄存器 B．程序計(jì)數(shù)器 C．指令寄存器 D．狀態(tài)條件寄存器在集中式總線仲裁中，__C____方式響應(yīng)時(shí)間最快。A．鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請求D.以上三種相同PCI總線的基本傳輸機(jī)制是__D____。A．串行傳輸 B．并行傳輸 C．DMA式傳輸 D．猝發(fā)式傳輸中斷向量地址是___B___。A．子程序入口地址 B．中斷服務(wù)子程序入口地址 C．中斷服務(wù)子程序出口地址 D．中斷返回地址18.CD-ROM是___C___型光盤。A．一次 B．重寫 C．只讀19.某計(jì)算機(jī)字長是 16位，它的存儲(chǔ)容量是 1MB，按字編址，它的尋址范圍是 ___A___。A．512K B．1M C．512KB20．一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 ___B___。A．48 B．46 C．36 D.40二、填空題（共 7題，每空1分，共20分）計(jì)算機(jī)系統(tǒng)是由______和軟件兩大部分組成，軟件又分為_______和________。系統(tǒng)總線按傳輸信息的不同分為地址總線、________、_________三大類。3.四位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是 ______至______。4.半導(dǎo)體 SRAM 靠______存儲(chǔ)信息，半導(dǎo)體 DRAM 靠______存儲(chǔ)信息。 5.動(dòng)態(tài) RAM 的刷新方式通常有_______、________、_______三種。6.完整的指令周期包括取指、 ______、______、_____四個(gè)子周期，影響指令流水線性能的三種相關(guān)分別是 ______相關(guān)、_______相關(guān)和控制相關(guān)。7.Cache和主存地址的映射方式有 __________、__________、_________三種。三、簡答題（共 2題，每題5分，共10分）1．什么叫指令？什么叫指令系統(tǒng)？一次程序中斷大致可分為哪幾個(gè)階段？四、應(yīng)用題（共 5題，每題10分，共50分）1.設(shè)某機(jī)主頻為 8MHz，每個(gè)機(jī)器周期平均含 2個(gè)時(shí)鐘周期，每條指令平均有 2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少 MIPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有 5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少 MIPS？由此可得出什么結(jié)論？2．設(shè)某機(jī)有四個(gè)中斷源 A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)?A,B,C,D，現(xiàn)要求將中斷處理次序改為 D,A,C,B。（1）寫出每個(gè)中斷源對應(yīng)的屏蔽字。（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請求時(shí)刻， 畫出CPU執(zhí)行程序的軌跡。 設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為 20s。3.設(shè)機(jī)器數(shù)字長為8位（含一位符號位），若A=+15，B=+24，求[A+B]補(bǔ)和[A-B]補(bǔ)并還原成真值。4.某機(jī)字長16位，存儲(chǔ)字長等于指令字長，若存儲(chǔ)器直接尋址空間為128字，變址時(shí)的位移量為-64~+63,16個(gè)通用寄存器可作為變址寄存器。設(shè)計(jì)一套指令格式，滿足下列尋址類型的要求。（1）直接尋址的二地址指令3條；（2）變址尋址的一地址指令6條；（3）寄存器尋址的二地址指令9條；（4）直接尋址的一地址指令13條。5．設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用 -MREQ（低電平有效）作訪存控制信號，R/-W作讀寫命令信號（高電平為讀， 低電評為寫）?，F(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答：1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；（2）寫出每片RAM的地址范圍；（3）根據(jù)圖（1），若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上,將出現(xiàn)什么后果？計(jì)算機(jī)組成原理試題（二）答案一、選擇題1.B 2.B 3.D 4.B5.A 6.C7.C8.C 9.B10.D 11.C 二、填空題1.硬件系統(tǒng)軟件 應(yīng)用軟件 2數(shù)據(jù)地址控制 3+15-16 4.觸發(fā)器 電容5集中分散異步 6間址執(zhí)行中斷結(jié)構(gòu)數(shù)據(jù)控制7直接映射全相連組相連三、簡答題指令是計(jì)算機(jī)執(zhí)行某種操作的命令，也就是常說的機(jī)器指令。一臺(tái)機(jī)器中所有機(jī)器指令的集合，稱這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。2答：一次程序中斷大致可分為五個(gè)階段。中斷請求（ 1分）中斷判優(yōu)（ 1分）中斷響應(yīng)（ 1分）中斷服務(wù)（ 1分）中斷返回（ 1分）四、應(yīng)用題解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：時(shí)鐘周期=1/8MHz=0.125×10-6=125ns機(jī)器周期=125ns×2=250ns平均指令周期=250ns×2.5=625ns平均指令執(zhí)行速度 =1/625ns=1.6MIPS當(dāng)參數(shù)改變后：機(jī)器周期 =125ns×4=500ns=0.5 sμ平均指令周期=0.5μs×5=2.5μs平均指令執(zhí)行速度 =1/2.5μs=0.4MIPS結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不一定一樣。2（1）在中斷處理次序改為 D>A>C>B后，每個(gè)中斷源新的屏蔽字如表所示。 （5分）（2）根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如圖所示（5分）3 解：∵A=+15=+0001111，B=+24=+0011000 ∴[A]補(bǔ)=0,0001111，[B]補(bǔ)=0,0011000，[-B]補(bǔ)=1,1101000則[A-B]補(bǔ)=[A]補(bǔ)+[-B]補(bǔ)=0,0001111+1,11010001,1110111∴[A-B]補(bǔ)=1,1110111 故A-B=-0001001=-91)地址指令格式為（2分）2)（2分）2)0~8191 8192~16383 16384~24575 24576~32767 32768~40959 40960~4915149152~57343 57344~655353）如果地址線 A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn) A13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址 A13=1的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對A13=0的地址空間進(jìn)行訪問，只能錯(cuò)誤地訪問到 A13=1的對應(yīng)空間中去。計(jì)算機(jī)組成原理試題（三）一． 選擇題（每題

1分，共

20分）1. 我國在______年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)， 第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于年完成。A ．1946 1958 B ．1950 1968 C ．1958 1961 D ．1959 19652.Pentium 微型計(jì)算機(jī)中乘除法部件位于 ______中。A．CPU B ．接口 C ．控制器 D ．專用芯片

______3. 沒有外存儲(chǔ)器的計(jì)算機(jī)初始引導(dǎo)程序可以放在A ．RAM B ．ROM C．RAM和ROM

______D．CPU

。下列數(shù)中最小的數(shù)是______。A ．（101001）2 B ．（52）8 C．（2B）16 D ．（44）10在機(jī)器數(shù)______中，零的表示形式是唯一的。A ．原碼 B ．補(bǔ)碼 C ．移碼 D ．反碼6. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過 ______來實(shí)現(xiàn)。A．原碼運(yùn)算的二進(jìn)制減法器 B ．補(bǔ)碼運(yùn)算的二進(jìn)制減法器C．補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D ．補(bǔ)碼運(yùn)算的二進(jìn)制加法器下列有關(guān)運(yùn)算器的描述中______是正確的。A ．只作算術(shù)運(yùn)算，不作邏輯運(yùn)算 B ．只作加法C．能暫時(shí)存放運(yùn)算結(jié)果 D ．以上答案都不對8. 某DRAM芯片，其存儲(chǔ)容量為 512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 ______。A ．8，512 B ．512，8 C ．18，8 D 。19，8相聯(lián)存儲(chǔ)器是按______進(jìn)行尋址的存儲(chǔ)器。A ．地址指定方式 B ．堆棧存取方式C．內(nèi)容指定方式 D 。地址指定與堆棧存取方式結(jié)合10. 指令系統(tǒng)中采用不同尋址方式的目的主要是 ______。A ．實(shí)現(xiàn)存儲(chǔ)程序和程序控制 B ．縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C．可以直接訪問外存 D ．提供擴(kuò)展操作碼的可能并降低指令譯碼難度堆棧尋址方式中，設(shè)A為累加寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）→Msp，（SP）－1→SP，那么出棧操作的動(dòng)作為：A．（Msp）→A，（SP）+1→SP

B.（SP）+1→SP，（Msp）→AC．（SP）－1→SP，（Msp）→A D.（Msp）→A，（SP）－1→SP12. 在CPU中跟蹤指令后繼地址的寄存器是 ______。A ．主存地址寄存器 B ．程序計(jì)數(shù)器 C ．指令寄存器 D ．狀態(tài)條件寄存器描述多媒體CPU基本概念中正確表述的句子是______。A.多媒體CPU是帶有MMX技術(shù)的處理器B．多媒體 CPU是非流水線結(jié)構(gòu)C．MMX指令集是一種單指令流單數(shù)據(jù)流的串行處理指令D．多媒體 CPU一定是CISC機(jī)器14. 描述Futurebus+總線中基本概念正確的表述是 ______。Futurebus+總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn)基本上是一個(gè)同步數(shù)據(jù)定時(shí)協(xié)議它是一個(gè)與結(jié)構(gòu)、處理器技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)數(shù)據(jù)線的規(guī)模不能動(dòng)態(tài)可變在______的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不用I/O指令。用于筆記本電腦的大容量存儲(chǔ)器是______。具有自同步能力的記錄方式______。A ．NRZ0 B ．NRZ1 C ．PM D ．MFM______不是發(fā)生中斷請求的條件。A ．一條指令執(zhí)行結(jié)束 B ．一次I/O操作結(jié)束C．機(jī)器內(nèi)部發(fā)生故障 D ．一次DMA操作結(jié)束19. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) ______。A ．指令周期 B ．?dāng)?shù)據(jù)周期 C ．存儲(chǔ)周期 D ．總線周期并行I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接______臺(tái)具有SCSI接口的設(shè)備。A ．6 B ．7～15 C ．8 D ．10二． 填空題（每空1分，共20分）在計(jì)算機(jī)術(shù)語中，將A.______和B.______和在一起稱為CPU，而將CPU和C.______合在一起稱為主機(jī)。計(jì)算機(jī)軟件一般分為兩大類：一類叫A.______，另一類叫B.______。操作系統(tǒng)屬于C.______ 類。3. 主存儲(chǔ)器容量通常以 MB表示，其中 M=A.______,B=B.______ ；硬盤容量通常以 GB表示，其中 G=C.______ 。CPU能直接訪問A.______和B.______，但不能直接訪問磁盤和光盤。指令字長度有A.______、B.______、C.______三種形式。6. 計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用 A.______ 傳送、B.______ 傳送、C.______傳送。通道是一個(gè)特殊功能的A.______，它有自己的B.______專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。并行I/O接口A.______和串行I/O接口B.______是目前兩個(gè)最具有權(quán)威性的標(biāo)準(zhǔn)接口技術(shù)。三． 簡答題（每題5分，共20分）一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類？什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。CPU響應(yīng)中斷應(yīng)具備哪些條件？四．應(yīng)用題（每題5分，共20分）1.已知：X=0.1011,Y=－0.0101,求[X/2]補(bǔ),[X/4]補(bǔ),[－X]補(bǔ),[Y/2]補(bǔ),[Y/4]補(bǔ),[－Y]補(bǔ)。2.設(shè)機(jī)器字長為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？[x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)求證 ：-[y]補(bǔ)=[-y]補(bǔ)有一個(gè)16K×16的存儲(chǔ)器，由1K×4位的DRAM芯片構(gòu)成問:1）總共需要多少DRAM芯片?2）畫出存儲(chǔ)體的組成框圖。中斷接口中有哪些標(biāo)志觸發(fā)器？功能是什么？CPU結(jié)構(gòu)如圖所示，其中一個(gè)累加寄存器AC，一個(gè)狀態(tài)條件寄存器和其它四個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。標(biāo)明圖中四個(gè)寄存器的名稱。簡述指令從主存取到控制器的數(shù)據(jù)通路。簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。圖C8.17. 何謂DMA方式？DMA控制器可采用哪幾種方式與 CPU分時(shí)使用內(nèi)存？CD－ROM光盤的外緣有5mm的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時(shí)間為60分鐘。請計(jì)算模式1情況下光盤存儲(chǔ)容量是多少？計(jì)算機(jī)組成原理試題（三）答案一．選擇題1.D2.A3.B4.A5.B,C6.D7.D8.D9.C10.B11.B12.B13.A14.C15.A16.C,D17.C18.A19.C20.B二．填空題A.運(yùn)算器B.控制器C.存儲(chǔ)器2.A.系統(tǒng)程序 B. 應(yīng)用程序 C. 系統(tǒng)程序A.220B.8位(1個(gè)字節(jié))C.230A.cacheB.主存A.單字長B.半字長C.雙字長A.并行B.串行C.復(fù)用A.處理器B.指令和程序A.SCSIB.IEEE1394三．簡答題包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。2. 閃速存儲(chǔ)器是高密度、非易失性的讀 /寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于 ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信息； 從功能上看，它又相當(dāng)于 RAM，所以傳統(tǒng) ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性2）廉價(jià)的高密度3）可直接執(zhí)行4）固態(tài)性能（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。2）水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。3）由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點(diǎn)，而垂直型微指令正好相反。4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握解：1）在CPU內(nèi)部設(shè)置的中斷屏蔽觸發(fā)器必須是開放的。2）外設(shè)有中斷請求時(shí)，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。（3）外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。（4）當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。四．應(yīng)用題1.解：[X]補(bǔ)=0.1011 [X/2] 補(bǔ)= 0.01011 [X/4]補(bǔ)=0.001011 [ －X]補(bǔ)=1.0101[Y] 補(bǔ)=1.1011 [Y/2] 補(bǔ)=1.11011 [Y/4] 補(bǔ)=1.111011 [ －Y]補(bǔ)=0.0101解：（1）定點(diǎn)原碼整數(shù)表示時(shí)15最大正數(shù)：（2-1）10=（32767）10（2）定點(diǎn)原碼小數(shù)表示時(shí)-15最大正數(shù)：（1-2 ）103.證：因?yàn)閇x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)令x=-y代入，則有[-y]補(bǔ)+[y]補(bǔ)=[-y+y]補(bǔ)=[0]補(bǔ)=0所以 -[y]補(bǔ)=[-y]補(bǔ)解：（1）芯片1K×4位，片內(nèi)地址線10位（A9--A0），數(shù)據(jù)線4位。芯片總數(shù)16K×16/（1K×4）=64片（2）存儲(chǔ)器容量為16K，故地址線總數(shù)為14位（A13─A0），其中A13A12A11A10通過4：16譯碼器產(chǎn)生片選信號CS0─CS15。A9─A0CS154位CS1CS04位1K×4。。。。1K×44位4位CS0CS1CS15D15—D0??4：16 譯碼器A13 A12A11A10圖C8.2解：中斷接口中有四個(gè)標(biāo)志觸發(fā)器：1）準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號，使RD標(biāo)志置“1”。在中斷方式中，該標(biāo)志用作為中斷源觸發(fā)器，簡稱中斷觸發(fā)器。2）允許中斷觸發(fā)器（EI）：可以用程序指令來置位。EI為“1”時(shí)，某設(shè)備可以向CPU發(fā)出中斷請求；EI為“0”時(shí)，不能向CPU發(fā)出中斷請求，這意味著某中斷源的中斷請求被禁止。設(shè)置EI標(biāo)志的目的，就是通過軟件來控制是否允許某設(shè)備發(fā)出中斷請求。3）中斷請求觸發(fā)器（IR）：它暫存中斷請求線上由設(shè)備發(fā)出的中斷請求信號。當(dāng)IR標(biāo)志為“1”時(shí)，表示設(shè)備發(fā)出了中斷請求。（4）中斷屏蔽觸發(fā)器（IM）：是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0”時(shí)，CPU可以受理外界的中斷請求，反之，IM標(biāo)志為“1”時(shí)，CPU不受理外界的中斷。6.解：（1）a為數(shù)據(jù)緩沖寄存器DR，b為指令寄存器IR，c為主存地址寄存器AR，d為程序計(jì)數(shù)器PC（2）PC→AR→主存→緩沖寄存器DR→指令寄存器IR→操作控制器（3）存儲(chǔ)器讀：M→DR→ALU→AC存儲(chǔ)器寫：AC→DR→M7.解：DMA直接內(nèi)存訪問方式是一種完全由硬件執(zhí)行I/O交換的工作方式。DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU而直接在內(nèi)存和I/O設(shè)備間進(jìn)行。8.解：扇區(qū)總數(shù)=60×60×75=270000模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為270000×2048/1024/1024=527MB計(jì)算機(jī)組成原理試題（四）一.

選擇題（每空

1分，共

20分）1．將有關(guān)數(shù)據(jù)加以分類、A.數(shù)值計(jì)算 B.

統(tǒng)計(jì)、分析，以取得有利用價(jià)值的信息，輔助設(shè)計(jì) C.數(shù)據(jù)處理 D.

我們稱其為實(shí)時(shí)控制

______。2．目前的計(jì)算機(jī)，從原理上講 ______。指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放指令和數(shù)據(jù)都以二進(jìn)制形式存放指令和數(shù)據(jù)都以十進(jìn)制形式存放根據(jù)國標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用______存儲(chǔ)。A.一個(gè)字節(jié) B.二個(gè)字節(jié) C.三個(gè)字節(jié) D.四個(gè)字節(jié)下列數(shù)中最小的數(shù)為______。A.（101001）2 B.（52）8 C.（2B）16 D.（44）10存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于______。A.存放程序 B.存放軟件 C.存放微程序 D.存放程序和數(shù)據(jù)設(shè)X=—0.1011，則[X]補(bǔ)為______。 下列數(shù)中最大的數(shù)是______。A.（10010101）2 B.（227）8 C.（96）16 D.（143）10計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概念，最早提出這種概念的是______。A.巴貝奇B.馮.諾依曼C.帕斯卡D.貝爾9.在CPU中，跟蹤后繼指令地指的寄存器是______。A.指令寄存器B.程序計(jì)數(shù)器C.地址寄存器D.狀態(tài)條件寄存器10.Pentium-3是一種______。A.64位處理器B.16位處理器C.準(zhǔn)16位處理器D.32位處理器三種集中式總線控制中，______方式對電路故障最敏感。A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請求12.外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器______。A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高13.一個(gè)256K×8的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為______。A.16B.18C.26D.20堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是（A）→MSP，(SP)-1→SP。那么出棧操作的動(dòng)作順序應(yīng)為______。A.(MSP，(SP)+1→SPB.(SP)+1→SP，(MSP)→A)→AC.(SP-1)→SP，(MSPSP)→AD.(M)→A，（SP）-1→SP15.當(dāng)采用______對設(shè)備進(jìn)行編址情況下，不需要專門的I/O指令組。A.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是D.兩者都不是16.下面有關(guān)“中斷”的敘述，______是不正確的。A.一旦有中斷請求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請求CPU響應(yīng)中斷時(shí)暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場保存操作下面敘述中，______是正確的。A. 總線一定要和接口相連 B. 接口一定要和總線相連C. 通道可以替代接口 D. 總線始終由 CPU控制和管理在下述指令中，I為間接尋址，______指令包含的CPU周期數(shù)最多。A.CLA B.ADD30 C.STAI31 D.JMP21設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號位）。對應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為______。A.27H B.9BH C.E5H D.5AH某存儲(chǔ)器芯片的存儲(chǔ)容量為8K×12位，則它的地址線為____。A.11 B.12 C.13 D.14二.填空題（每空1分，共20分）1.計(jì)算機(jī)軟件一般分為兩大類：一類叫A.______,另一類叫B.______。操作系統(tǒng)屬于C.______類。2.一位十進(jìn)制數(shù)，用BCD碼表示需A.______位二進(jìn)制碼，用ASCII碼表示需B.______位二進(jìn)制碼。主存儲(chǔ)器容量通常以KB表示，其中K=A.______;硬盤容量通常以GB表示，其中G=B.______。4.RISC的中文含義是A.______,CISC的中文含義是B.______。5.主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、A.______、B.______和C.______。6.由于存儲(chǔ)器芯片的容量有限，所以往往需要在A.______和B.______兩方面進(jìn)行擴(kuò)充才能滿足實(shí)際需求。指令尋址的基本方式有兩種，A.______方式和B.______方式。8. 存儲(chǔ)器和 CPU連接時(shí)，要完成 A.______的連接；B.______的連接和 C.______的連接，方能正常工作。操作控制器的功能是根據(jù)指令操作碼和A.______，產(chǎn)生各種操作控制信號，從而完成B.______和執(zhí)行指令的控制。.簡答題（每題5分，共20分）指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？簡要描述外設(shè)進(jìn)行DMA操作的過程及DMA方式的主要優(yōu)點(diǎn)。在寄存器—寄存器型，寄存器—存儲(chǔ)器型和存儲(chǔ)器—存儲(chǔ)器型三類指令中，哪類指令的執(zhí)行時(shí)間最長？哪類指令的執(zhí)行時(shí)間最短？為什么？四. 應(yīng)用題（每題5分，共40分）求十進(jìn)制數(shù)-113的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號位，真值為 7位）。某機(jī)指令格式如圖所示：OP

X

D15 109

87

0圖中X為尋址特征位，且X=0時(shí)，不變址；X=1時(shí)，用變址寄存器 X1進(jìn)行變址；X=2時(shí)，用變址寄存器 X2進(jìn)行變址；X=3時(shí)，相對尋址。設(shè)（ PC）=1234H，（X1）=0037H,(X 2)=1122H，請確定下列指令的有效地址（均用十六進(jìn)制表示， H表示十六進(jìn)制）(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H3. 將十進(jìn)制數(shù)

354５８ 轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)和

BCD數(shù)。浮點(diǎn)數(shù)格式如下：1位階符，6位階碼，1位數(shù)符，8位尾數(shù)，請寫出浮點(diǎn)數(shù)所能表示的范圍（只考慮正數(shù)值）。5.現(xiàn)有一64K×2位的存儲(chǔ)器芯片，欲設(shè)計(jì)具有同樣存儲(chǔ)容量的存儲(chǔ)器,應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說明有幾種解答。6.異步通信方式傳送ASCII碼，數(shù)據(jù)位8位，奇校驗(yàn)1位，停止位1位。計(jì)算當(dāng)波特率為4800時(shí)，字符傳送的速率是多少？每個(gè)數(shù)據(jù)位的時(shí)間長度是多少？數(shù)據(jù)位的傳送速率是多少？7.已知某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，采用4K×4位的SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問：1）若每個(gè)模塊條為32K×8位，共需幾個(gè)模塊條？2）每個(gè)模塊條內(nèi)有多少片RAM芯片?3）主存共需多少RAM芯片？CPU需使用幾根地址線來選擇各模塊？使用何種譯碼器？畫出中斷處理過程流程圖。計(jì)算機(jī)組成原理試題（四）答案一.選擇題：1.C2.C3.B4.A5.D6.C7.B8.B9.B10.A11.A12.B13.C14.B15.A16.A17.B18.C19.C20C二.填空題：A.系統(tǒng)軟件B.應(yīng)用軟件C.系統(tǒng)軟件2.A.4 B.710 303.A.2 B.24.A.精簡指令系統(tǒng)計(jì)算機(jī) B. 復(fù)雜指令系統(tǒng)計(jì)算機(jī)5.A.存取時(shí)間 B. 存儲(chǔ)周期 C.存儲(chǔ)器帶寬6.A.字向 B. 位向7.A.順序?qū)ぶ贩绞?B. 跳躍尋址方式8.A.地址線 B.數(shù)據(jù)線 C.控制線9.A.時(shí)序信號 B.取指令.簡答題：時(shí)間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間（或訪存時(shí)間）。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。(1)外設(shè)發(fā)出DMA請求；2）CPU響應(yīng)請求，DMA控制器從CPU接管總線的控制；3）由DMA控制器執(zhí)行數(shù)據(jù)傳送操作；4）向CPU報(bào)告DMA操作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪問一次存儲(chǔ)器所需的時(shí)間一般比訪問一次寄存器所需時(shí)間長。.應(yīng)用題1. 原碼 11110001反碼10001110補(bǔ)碼10001111移碼000011112.（1）0020H（2）1166H（3）1256H（4）0058H（5）1257H3.（1）（354５）10=（162.A）16８（2）（354５）=（101100010.1010）2103）（354５８）10=（542.5）8（4）（354５）10=（001101010100.011000100101）BCD８4. 最小值2-111111×0.00000001111111最大值2 ×0.11111111設(shè)地址線x根，數(shù)據(jù)線y根，則2x·y=64K×2若y=1 x=17y=2 x=16y=4 x=15y=8 x=14因此，當(dāng)數(shù)據(jù)線為 1或2時(shí)，引腳之和為共有2種解答

18每個(gè)字符格式包含十個(gè)位，因此字符傳送速率4800 波特/10=480字符/秒每個(gè)數(shù)據(jù)位時(shí)間長度 T=1/4800=0.208ms數(shù)據(jù)位傳送速率 8×480=3840位/秒187. (2 ×8）/（32k×8）=8，故需8個(gè)模塊(32k×8）/（4k×4）=16，故需16片芯片共需8×16=128片芯片為了選擇各模塊，需使用 3:8譯碼器即3根地址線選擇模條。8．中斷處理過程流程圖如圖 C2.1所示。取指令執(zhí)行指令否中斷是響應(yīng)中斷中關(guān)中斷，即“中斷屏蔽”置位斷周期轉(zhuǎn)移到中斷服務(wù)子程序保存CPU現(xiàn)場中斷設(shè)備服務(wù)服務(wù)子 恢復(fù)CPU現(xiàn)場程序開中斷，即“中斷屏蔽”復(fù)位圖C2.1計(jì)算機(jī)組成原理試題（五）一、選擇題（每小題選出一個(gè)最合適的答案，每小題2分，共20分）1、若十進(jìn)制數(shù)為37.25，則相應(yīng)的二進(jìn)制數(shù)是（）。（A）100110.01（B）110101.01（C）100101.1（D）100101.012、若[x]反=1.1011，則x=（A）-0.0101（B）-0.0100（C）0.1011（D）-0.10113、某機(jī)器字長16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正數(shù)是（）。（A）2-15（B）216（C）2-1（D）1-2-154、若采用雙符號位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號位為10，則（）。（A）產(chǎn)生了負(fù)溢出（下溢）（B）產(chǎn)生了正溢出（上溢）（C）運(yùn)算結(jié)果正確，為負(fù)數(shù)（D）運(yùn)算結(jié)果正確，為正數(shù)5、在用比較法進(jìn)行補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是（）。（A）無（B）原部分積+[X]補(bǔ)，右移一位（C）原部分積+[-X]補(bǔ)，右移一位（D）原部分積+[Y]補(bǔ)，右移一位6、堆棧指針SP的內(nèi)容是（）。（A）棧頂?shù)刂罚˙）棧底地址（C）棧頂內(nèi)容（D）棧底內(nèi)容7、在寄存器間接尋址方式中，操作數(shù)是從（）。（A）主存儲(chǔ)器中讀出（B）寄存器中讀出（C）磁盤中讀出（D）CPU中讀出8、在微程序控制器中，一條機(jī)器指令的功能通常由（）。（A）一條微指令實(shí)現(xiàn)（B）一段微程序?qū)崿F(xiàn)（C）一個(gè)指令碼實(shí)現(xiàn)（D）一個(gè)條件碼實(shí)現(xiàn)9、在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（）（A）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換（B