技能抽查理論知識題庫（數(shù)字電路基礎(chǔ)）判斷題在數(shù)字電路中，高電平和低電平指的是一定的電壓范圍，并不是一個固定不變的數(shù)值。（√)由三個開關(guān)并聯(lián)起來控制一只電燈時,電燈的亮與不亮同三個開關(guān)的閉合或斷開之間的相應(yīng)關(guān)系屬于與的邏輯關(guān)系。(×)觸發(fā)器與門電路同樣,輸出狀態(tài)僅取決于觸發(fā)器的即時輸入情況。(×)一個觸發(fā)器能存儲1位二進(jìn)制數(shù)。(√)時鐘脈沖的重要作用是使觸發(fā)器的輸出狀態(tài)穩(wěn)定。（×)基本ＲS觸發(fā)器的D、D信號不受時鐘脈沖的控制，就能將觸發(fā)器置1或置0。(√)主從RＳ觸發(fā)器可以避免觸發(fā)器空翻現(xiàn)象。(√)同步ＲS觸發(fā)器只有在CP信號到來后，才依據(jù)Ｒ、S信號的變化來改變輸出的狀態(tài)。(√)ＪK觸發(fā)器在Ｊ=K＝1時，每來一個CP脈沖，觸發(fā)器就翻轉(zhuǎn)一次，故知JK觸發(fā)器具有計數(shù)功能。(√）邊沿觸發(fā)器是指在CP脈沖上升或下降沿時刻進(jìn)行觸發(fā)的觸發(fā)器。(√)集成邊沿D觸發(fā)器的輸出狀態(tài)取決于CP=1期間輸入Ｄ的狀態(tài)。(×）構(gòu)成計數(shù)器電路的器件必須具有記憶能力。(√）移位寄存器只能串行輸出。（×)14、移位寄存器每輸入一個時鐘脈沖，電路中只有一個觸發(fā)器翻轉(zhuǎn)。(×）１5、計數(shù)器、寄存器都是組合門電路。(×)16、N位二進(jìn)制加法計數(shù)器，要用N個觸發(fā)器組成，能計的最大十進(jìn)制數(shù)為２N。（√）17、時序邏輯電路在結(jié)構(gòu)方面的特點是:由具有控制作用的的邏輯門電路和具有記憶作用的觸發(fā)器兩部分組成。（√）18、多諧振蕩器輸出的信號為正弦波。（×)19、雙穩(wěn)態(tài)觸發(fā)器電路需要外加觸發(fā)信號保持不變來維持其狀態(tài)的穩(wěn)定。(×)20、ＣMOＳ門電路的驅(qū)動能力比TＴL門電路的驅(qū)動能力大，所以不加驅(qū)動器可直接與負(fù)載連接。(×)選擇題1、邏輯電路中有兩種邏輯體制,其中用“1”表達(dá)高電平，用“0”表達(dá)低電平，這是（A．高電平???Ｂ．正邏輯 ? ?Ｃ.低電平???D.負(fù)邏輯２、十進(jìn)制數(shù)181轉(zhuǎn)換成８4２1ＢCD碼為（B）。A.10110101? ?B.? C．110０00１?? Ｄ.10100110３、與邏輯關(guān)系可以描述為(Ｃ）。A.有“1”出“0”，全“0”出“1” B.有“1”出“1”C.有“0”出“0”,全“1”出“１” D.有“0”出“１”4、函數(shù)F=AB＋ＢC,使F＝１的輸入ABＣ組合為(D)。A.ABC=０00Ｂ.ABＣ=０10C.ABC＝101D.ABＣ＝1１05、下圖屬于或非門的邏輯符號（D)。A ?Ｂ??? C ? ?Ｄ6、在門電路中,通常所說的“全‘1’出‘1’”,它是指(A.與門B.或門C.非門D.A或B或Ｃ７、下式中與非門表達(dá)式為（Ｄ)。A．Y=A+B;B.Ｙ=ＡB;C．Y=；Ｄ.Ｙ=8、函數(shù)的化簡結(jié)果為(D)。A．Ｙ＝BB．Y＝ＡＢＣ.Y=ＣＤ.Y=A９、真值表如圖所示,則邏輯函數(shù)的表達(dá)式為(C）ABCY０000００10010０011１1000１0１111011111Ａ．Y=＋BＣ+AC＋ABCＢ.Ｙ＝C＋B+ＢC+ABCC.Y=ＢC+ＡC+AB+ABCD.Y=B+BC＋AC+AB10、邏輯電路如右圖,函數(shù)式為(Ａ）。A.F=+;B.F=＋Ｃ；C.Ｆ=;Ｄ．F＝A+11、不屬于時序邏輯電路的是（B）。A.寄存器B．編碼器C．計數(shù)器D.都不對１2、8421BCD編碼器的輸入量有（B）個，輸出量有（A）個。A.4B.10C.８D.161３、七段共陰極半導(dǎo)體數(shù)碼管要顯示數(shù)碼“3”，則與之相連的顯示譯碼器a～g輸出的電平應(yīng)為（B）。A.0000１10B．111１001C.１0０１１１1D．101１０1114、集成電路74LS13８是(D)譯碼器。A.8421ＢCD碼譯碼器B.8線-3線譯碼器C.二-十進(jìn)制譯碼器Ｄ．３線-8線譯碼器15、由與非門構(gòu)成的基本RS觸發(fā)器,欲使該觸發(fā)器保持原狀態(tài)，則輸入信號應(yīng)為（B）。A.==0B．==1C.=0,=1D.=１，=016、時序電路可由（C）構(gòu)成。A.觸發(fā)器或門電路B.門電路C．觸發(fā)器或觸發(fā)器和門電路的組合D.運算放大器17、ＪK觸發(fā)器的邏輯功能是（B）。A.置０、置1、保持Ｂ．置0、置1、保持、翻轉(zhuǎn)Ｃ.保持、翻轉(zhuǎn)Ｄ.置0、置1１8、為實現(xiàn)將ＪK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（A)。A．Ｊ=Ｄ,K=B.K=DJ=C.J=Ｋ＝DD．J=Ｋ=1９、一個四位二進(jìn)制加法計數(shù)器起始狀態(tài)為1001,當(dāng)?shù)臀唤邮艿?個脈沖時，觸發(fā)器狀態(tài)為(C)。A.001１Ｂ．０100C．１10