第二章數(shù)字交換和數(shù)字交換網(wǎng)絡(luò)第二章數(shù)字交換和數(shù)字交換網(wǎng)絡(luò)本章內(nèi)容：數(shù)字交換原理

T型時(shí)分接線(xiàn)器

S型時(shí)分接線(xiàn)器

多級(jí)時(shí)分接線(xiàn)器

阻塞的概念與計(jì)算本章重點(diǎn)：

T型接線(xiàn)器、S型接線(xiàn)器時(shí)隙計(jì)算方法、T-S-T網(wǎng)絡(luò)本章難點(diǎn)：復(fù)用器的工作原理TST網(wǎng)絡(luò)的靈活應(yīng)用2.1數(shù)字交換原理2.1.1數(shù)字交換1、交換機(jī)的任務(wù)

是要通過(guò)數(shù)字交換網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)任意兩個(gè)用戶(hù)之間的語(yǔ)音交換，即要在這兩個(gè)用戶(hù)之間建立一條數(shù)字話(huà)音通道。2、數(shù)字交換的本質(zhì)

完成兩個(gè)用戶(hù)不同時(shí)隙內(nèi)的信息交換。2.1.1數(shù)字交換TSiABTSjABTSjTSi交換網(wǎng)絡(luò)2.1.2時(shí)隙交換原理0123NN310123NK入K出N1100話(huà)音存儲(chǔ)器TS1abnTS2TSNcTS3abcn時(shí)序開(kāi)關(guān)K入和K出同步旋轉(zhuǎn)（以每秒旋轉(zhuǎn)8000周）。0123NN310123NK入K出N1100話(huà)音存儲(chǔ)器TS1abnTS2TSNcTS3TS1babcn?在TS1時(shí)隙時(shí)，K入和K出分別與接點(diǎn)1#入和1#出相連接。?輸入端將話(huà)音信息a就存入話(huà)音存儲(chǔ)器的1#單元。?輸出端將2#單元內(nèi)存放的話(huà)音信息b送給TS1用戶(hù)。2.1.2時(shí)隙交換原理0123NN310123NK入K出N1100話(huà)音存儲(chǔ)器TS1abnTS2TSNcTS3TS1baTS2abcn?在TS2時(shí)隙時(shí)，K入和K出分別與接點(diǎn)2#入和2#出相連接。?輸入端將話(huà)音信息b就存入話(huà)音存儲(chǔ)器的2#單元。?輸出端將1#單元內(nèi)存放的話(huà)音信息a送給TS2用戶(hù)。2.1.2時(shí)隙交換原理0123NN310123NK入K出N1100話(huà)音存儲(chǔ)器TS1abnTS2TSNcTS3abcnTS1banTS2TS3abcn?在TS3時(shí)隙時(shí)，K入和K出分別與接點(diǎn)3#入和3#出相連接。?輸入端將話(huà)音信息c就存入話(huà)音存儲(chǔ)器的3#單元。?輸出端將N#單元內(nèi)存放的話(huà)音信息n送給TS3用戶(hù)。2.1.2時(shí)隙交換原理0123NN310123NK入K出N1100話(huà)音存儲(chǔ)器TS1abnTS2TSNcTS3TS1banTS2TS3TSNcabcn?在TSN時(shí)隙時(shí)，K入和K出分別與接點(diǎn)N#入和N#出相連接。?輸入端將話(huà)音信息n就存入話(huà)音存儲(chǔ)器的N#單元。?輸出端將3#單元內(nèi)存放的話(huà)音信息c送給TSN用戶(hù)。2.1.2時(shí)隙交換原理0123NN310123NK入K出N1100話(huà)音存儲(chǔ)器TS1abnTS2TSNcTS3TS1banTS2TS3TSNcabcn2.1.2時(shí)隙交換原理BTS2ATS1BTS2ATS1ATS2BTS1ATS2BTS1AB數(shù)字交換網(wǎng)絡(luò)TS1TS22.1.2時(shí)隙交換原理2.1.3數(shù)字交換網(wǎng)絡(luò)?時(shí)隙交換的實(shí)質(zhì)就是將一個(gè)話(huà)音信息由某個(gè)時(shí)隙搬移至另一個(gè)時(shí)隙，由時(shí)分接線(xiàn)器來(lái)完成的。?數(shù)字交換網(wǎng)絡(luò)僅使用時(shí)分接線(xiàn)器是不夠的，還必須利用空間交換來(lái)擴(kuò)大其容量。?空間交換是將信息由這一條復(fù)用線(xiàn)上交換到另一條復(fù)用線(xiàn)上，時(shí)隙不變。?數(shù)字交換網(wǎng)絡(luò)包括時(shí)分接線(xiàn)器和空間接線(xiàn)器兩種基本部件，分別用于完成時(shí)間交換和空間交換。2.2T型時(shí)分接線(xiàn)器2.2.1T接線(xiàn)器的基本組成?由話(huà)音存儲(chǔ)器（SM）和控制存儲(chǔ)器（CM）組成。?完成同一時(shí)分復(fù)用線(xiàn)中不同時(shí)隙的信息交換。1、話(huà)音存儲(chǔ)器（SpeechMemory）?存放各個(gè)輸入時(shí)隙的8位PCM話(huà)音信息。?每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)話(huà)路時(shí)隙。PCM話(huà)音信息單元數(shù)N=復(fù)用線(xiàn)時(shí)隙數(shù)SM2.2.1T接線(xiàn)器的基本組成2、控制存儲(chǔ)器（ControlMemory）

?存放話(huà)音存儲(chǔ)器的地址信息，以便能夠控制話(huà)音存儲(chǔ)器的寫(xiě)入或讀出。?每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)話(huà)路時(shí)隙。?單元內(nèi)容的位數(shù)等于log2N。話(huà)音存儲(chǔ)器的地址信息單元數(shù)N=復(fù)用線(xiàn)時(shí)隙數(shù)CM2.2.2T接線(xiàn)器的工作原理一、讀出控制方式SM：?在定時(shí)脈沖控制下順序?qū)懭朐?huà)音信息；

?在CM控制下，將CM內(nèi)容作為SM的讀出地址，讀出SM相應(yīng)單元的話(huà)音信息。CM：?在中央處理機(jī)控制下寫(xiě)入；

?在定時(shí)脈沖控制下讀出。SMTSiABTSj寫(xiě)時(shí)鐘控制計(jì)數(shù)器iAjBCM讀寫(xiě)CPU控制jiji讀時(shí)鐘ATSjBTSiAiBj順序?qū)懭耄刂谱x出2.2.2T接線(xiàn)器的工作原理SMTS1ABTS8寫(xiě)時(shí)鐘控制計(jì)數(shù)器1A8BCM讀寫(xiě)CPU控制8181讀時(shí)鐘ATS8BTS1A1B8順序?qū)懭?，控制讀出（TS1——TS8）2.2.2T接線(xiàn)器的工作原理二、寫(xiě)入控制方式SM：?在CM控制下，將CM內(nèi)容作為SM的寫(xiě)入地址，把話(huà)音信息寫(xiě)入到SM相應(yīng)單元中；

?在定時(shí)脈沖控制下順序讀出話(huà)音信息。CM：?在中央處理機(jī)控制下寫(xiě)入；

?在定時(shí)脈沖控制下讀出。2.2.2T接線(xiàn)器的工作原理SMTSiABTSjiBjACM寫(xiě)寫(xiě)CPU控制jiji讀時(shí)鐘ATSjBTSiiijj讀時(shí)鐘控制計(jì)數(shù)器2.2.2T接線(xiàn)器的工作原理2.2.3T接線(xiàn)器的電路組成TS0TS31TS0TS31TS0TS31HW1HW0HW7HW0HW1HW70255CMSM0255A7～A08端輸入的T接線(xiàn)器復(fù)用器分路器T接線(xiàn)器由SM、CM、復(fù)用器、分路器四部分組成一、復(fù)用器?基本功能：串并變換和并路復(fù)用

?基本組成：包含移位寄存器、鎖存器、8選1電子選擇器三個(gè)組成部分。移位寄存器鎖存器8→1D0D0D7D0D7HW0HW7移位寄存器鎖存器8→1D7D0D7D0D7HW0HW7HW0HW7D0D7CPCPCP∧TD7至話(huà)音存儲(chǔ)器輸入1、串行碼和并行碼串行碼：是指各時(shí)隙內(nèi)的8位碼D0～D7是按時(shí)間的順序依次排列。并行碼：是指各時(shí)隙內(nèi)的8位碼D0、D1、…、D7分別同時(shí)出現(xiàn)在8條線(xiàn)上。一、復(fù)用器TS0TS1HW7HW1HW0輸入D6D7D5D3D2D1D4D0D6D7D5D3D2D1D4D0（a）串行碼TS0TS1D7D1D0輸出HW6HW7HW5HW3HW2HW1HW4HW0HW6HW7HW5HW3HW2HW1HW4HW0（b）并行碼一、復(fù)用器問(wèn)題：1、串行碼如何變成并行碼？2、如何完成時(shí)隙復(fù)用？3、復(fù)用后時(shí)隙如何排列？4、傳輸速率有何變化？一、復(fù)用器移位寄存器鎖存器8→1D0D0D7D0D7HW0HW7移位寄存器鎖存器8→1D7D0D7D0D7HW0HW7HW0HW7D0D7CPCPCP∧TD7至話(huà)音存儲(chǔ)器輸入?HW0～HW7的傳輸速率均為2048kbit/s，時(shí)鐘CP的速率與HW速率相同。2、串/并變換一、復(fù)用器移位寄存器鎖存器8→1D0D0D7D0D7HW0HW7移位寄存器鎖存器8→1D7D0D7D0D7HW0HW7HW0HW7D0D7CPCPCP∧TD7至話(huà)音存儲(chǔ)器輸入?移位寄存器完成HW線(xiàn)上傳來(lái)數(shù)據(jù)的串/并變換，其輸出速率為256kbit/s（每條線(xiàn)），以增加傳輸線(xiàn)數(shù)為代價(jià)換取速率的降低。2、串/并變換一、復(fù)用器移位寄存器鎖存器8→1D0D0D7D0D7HW0HW7移位寄存器鎖存器8→1D7D0D7D0D7HW0HW7HW0HW7D0D7CPCPCP∧TD7至話(huà)音存儲(chǔ)器輸入?鎖存器的作用是數(shù)據(jù)隔離和數(shù)據(jù)緩存（以便進(jìn)行時(shí)間校正）。2、串/并變換一、復(fù)用器移位寄存器鎖存器8→1D0D0D7D0D7HW0HW7移位寄存器鎖存器8→1D7D0D7D0D7HW0HW7HW0HW7D0D7CPCP1CP∧TD7至話(huà)音存儲(chǔ)器輸入?TD7=A2∧A1∧A0，是一個(gè)位脈沖。?CP∧TD7是為了8位并行碼全部出齊的稍后時(shí)間（半個(gè)位脈沖）進(jìn)行數(shù)據(jù)鎖存。2、串/并變換一、復(fù)用器?把8個(gè)HW的并行碼按一定的次序排列送到8條輸出線(xiàn)上。3、并路復(fù)用?8選1選擇器完成8條HW線(xiàn)（每位）復(fù)用到1條新的輸出線(xiàn)上，8位并行碼分別在8條輸出線(xiàn)上。?時(shí)鐘CP1的速率是并行碼速率的8倍，并行碼輸出速率為2048kbit/s。（16端PCM時(shí)為并行碼速率的16倍，即4096kbit/s）一、復(fù)用器?HW0TS0對(duì)應(yīng)于總時(shí)隙的TS0，HW1TS0對(duì)應(yīng)于總時(shí)隙的TS1，……HW0TS1對(duì)應(yīng)于總時(shí)隙的TS8，……HW7TS31對(duì)應(yīng)于總時(shí)隙的TS2554、控制時(shí)序?總時(shí)隙TS號(hào)=HW線(xiàn)時(shí)隙號(hào)×8+HW號(hào)?總時(shí)隙TS號(hào)用8位碼A7A6A5A4A3A2A1A0表示HW線(xiàn)時(shí)隙號(hào)HW號(hào)?A7A6A5A4A3A2A1A0可以通過(guò)CP的分頻獲得。一、復(fù)用器二、分路器?基本功能：完成復(fù)用器的反變換

?基本組成：包含鎖存器和移位寄存器組成。鎖存器(0)移位寄存器(0)HW0HW0D0D7TD0∧CP鎖存器(7)移位寄存器(7)HW7HW7D0D7TD7∧CPTD0∧CPCPSSD0D7HW0HW7輸入輸出?鎖存器：數(shù)據(jù)隔離、數(shù)據(jù)緩存。?位脈沖：CP∧TDi（i=0～7）用于控制各HW的并行碼分別存到相應(yīng)的鎖存器。?移位寄存器：完成并/串變換。TD0∧CP使各移位寄存器同時(shí)置數(shù)，以便同步。二、分路器三、話(huà)音存儲(chǔ)器?基本組成：由RAM和相應(yīng)的控制邏輯組成。＋＋＋＋寫(xiě)入控制讀出控制定時(shí)脈沖A0A1A7B0B1B7自控存A0A1A7DI0DI1DI7DO0DO1DO7輸入數(shù)據(jù)由串/并變換電路來(lái)至并/串變換電路輸出數(shù)據(jù)話(huà)音存儲(chǔ)器R/WRAM256×1RAM256×1RAM256×1三、話(huà)音存儲(chǔ)器1、順序?qū)懭耄珜?xiě)入控制讀出控制定時(shí)脈沖A0A1A7B0B1B7自控存A0A1A7DI0DI1DI7DO0DO1DO7輸入數(shù)據(jù)由串/并變換電路來(lái)至并/串變換電路輸出數(shù)據(jù)話(huà)音存儲(chǔ)器R/WRAM256×1RAM256×1RAM256×1?CP前半期時(shí)，CM不送數(shù)據(jù)，B0～B7=0，寫(xiě)入控制為1。?話(huà)音信息DI0～DI7按定時(shí)脈沖A0～A7的先后順序?qū)懭氲絊M的單元中。2、控制讀出＋＋＋＋寫(xiě)入控制讀出控制定時(shí)脈沖A0A1A7B0B1B7自控存A0A1A7DI0DI1DI7DO0DO1DO7輸入數(shù)據(jù)由串/并變換電路來(lái)至并/串變換電路輸出數(shù)據(jù)話(huà)音存儲(chǔ)器R/WRAM256×1RAM256×1RAM256×1?CP后半期時(shí)，CM送數(shù)據(jù)，B0～B7≠0，讀出控制為1。?RAM中話(huà)音信息從B0～B7指定的單元讀出，送到輸出線(xiàn)DO0～DO7上。三、話(huà)音存儲(chǔ)器四、控制存儲(chǔ)器?基本組成：由RAM、鎖存器、比較器、讀寫(xiě)控制器組成。A0A7BI0BI1BI7B0B1B7至SM控制存儲(chǔ)器R/WRAM256×1RAM256×1RAM256×1比較鎖存器鎖存器BW7BW1BW0AW0AW7DBABR/W定時(shí)脈沖地址A0A7CP寫(xiě)命令由CPU來(lái)寫(xiě)入：寫(xiě)命令為1，若定時(shí)脈沖A0～A7與寫(xiě)入地址AW0～AW7完全相同時(shí)，由CP的前半周期使R/W為0，則來(lái)自BW0～BW7的數(shù)據(jù)寫(xiě)入到RAM中。A0A7BI0BI1BI7B0B1B7至SM控制存儲(chǔ)器R/WRAM256×1RAM256×1RAM256×1比較鎖存器鎖存器BW7BW1BW0AW0AW7DBABR/W定時(shí)脈沖地址A0A7CP寫(xiě)命令由CPU來(lái)?基本組成：由RAM、鎖存器、比較器、讀寫(xiě)控制器組成。讀出：寫(xiě)命令為0（無(wú)效）或CP后半周期，R/W=1，讀出由A0～A7指定的單元內(nèi)容經(jīng)B0～B7送到SM中，作為SM的寫(xiě)入或讀出地址。四、控制存儲(chǔ)器2.2.4T接線(xiàn)器的實(shí)際電路與應(yīng)用MT8980串/并轉(zhuǎn)換器數(shù)據(jù)存儲(chǔ)器器并/串轉(zhuǎn)換器控制接口控制寄存器接續(xù)存儲(chǔ)器輸出復(fù)用幀計(jì)數(shù)器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CPFSDSCSR/WDTAA5-A0D7-D0CBOVDDVSSODE如何實(shí)現(xiàn)SDI3TS5→SDO1TS20

MT8980串/并轉(zhuǎn)換器數(shù)據(jù)存儲(chǔ)器器并/串轉(zhuǎn)換器控制接口控制寄存器接續(xù)存儲(chǔ)器輸出復(fù)用幀計(jì)數(shù)器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CPFSDSCSR/WDTAA5-A0D7-D0CBOVDDVSSODE2.2.4T接線(xiàn)器的實(shí)際電路與應(yīng)用如何實(shí)現(xiàn)SDI3TS5→SDO1TS20

①給0#控制寄存器（A5=0，A4～A0=00000）寫(xiě)入8位控制信息“00010001”（即D7～D0=00010001）。其中，D7=0表示非分離方式，D6=0表示交換方式，D4D3=10表示指向接續(xù)存儲(chǔ)器低8位，D2D1D0=001表示輸出碼流號(hào)“1”（SDO1），D5備用。MT8980串/并轉(zhuǎn)換器數(shù)據(jù)存儲(chǔ)器器并/串轉(zhuǎn)換器控制接口控制寄存器接續(xù)存儲(chǔ)器輸出復(fù)用幀計(jì)數(shù)器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CPFSDSCSR/WDTAA5-A0D7-D0CBOVDDVSSODE2.2.4T接線(xiàn)器的實(shí)際電路與應(yīng)用如何實(shí)現(xiàn)SDI3TS5→SDO1TS20

②給接續(xù)存儲(chǔ)器20#信道（A5=1，A4～A0=10100，對(duì)應(yīng)于輸出時(shí)隙號(hào)20）所對(duì)應(yīng)的存儲(chǔ)單元寫(xiě)入低8位控制信息“01100101”（即D7～D0=01100101）。其中，A5=1表示指向接續(xù)存儲(chǔ)器，D7D6D5=011表示SDI3，D4D3D2D1D0=00101表示TS5。MT8980串/并轉(zhuǎn)換器數(shù)據(jù)存儲(chǔ)器器并/串轉(zhuǎn)換器控制接口控制寄存器接續(xù)存儲(chǔ)器輸出復(fù)用幀計(jì)數(shù)器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CPFSDSCSR/WDTAA5-A0D7-D0CBOVDDVSSODE2.2.4T接線(xiàn)器的實(shí)際電路與應(yīng)用如何實(shí)現(xiàn)SDI3TS5→SDO1TS20

③給0#控制寄存器（A5=0，A4～A0=00000）寫(xiě)入8位控制信息“00011001”（即D7～D0=00011001）。其中，D7=0表示非分離方式，D6=0表示交換方式，D4D3=11表示指向接續(xù)存儲(chǔ)器高3位，D2D1D0=001表示輸出碼流號(hào)“1”（SDO1），D5備用。MT8980串/并轉(zhuǎn)換器數(shù)據(jù)存儲(chǔ)器器并/串轉(zhuǎn)換器控制接口控制寄存器接續(xù)存儲(chǔ)器輸出復(fù)用幀計(jì)數(shù)器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CPFSDSCSR/WDTAA5-A0D7-D0CBOVDDVSSODE2.2.4T接線(xiàn)器的實(shí)際電路與應(yīng)用如何實(shí)現(xiàn)SDI3TS5→SDO1TS20

④給接續(xù)存儲(chǔ)器20#信道（A5=1，A4～A0=10100，對(duì)應(yīng)于輸出時(shí)隙號(hào)20）所對(duì)應(yīng)的存儲(chǔ)單元寫(xiě)入高3位控制信息“00000001”。其中，D7D6D5D4D3備用，D2=0表示交換方式，D1=0表示從CBO輸出內(nèi)容為“0”，D0=1表示當(dāng)ODE=1、控制寄存器D6=0時(shí)允許將數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)輸出到相應(yīng)碼流和時(shí)隙中。T型時(shí)分接線(xiàn)器要點(diǎn)：1、完成同一時(shí)分復(fù)用線(xiàn)中不同時(shí)隙的信息交換2、SM的內(nèi)容是PCM話(huà)音信息（8位）3、SM的單元數(shù)取決于HW線(xiàn)的時(shí)隙數(shù)4、CM單元數(shù)與SM單元數(shù)相同5、CM單元內(nèi)容位數(shù)取決于入線(xiàn)或出線(xiàn)的時(shí)隙數(shù)位數(shù)=log2NT接線(xiàn)器的工作原理SM：讀出控制方式?在定時(shí)脈沖控制下順序?qū)懭朐?huà)音信息；

?在CM控制下，將CM內(nèi)容作為SM的讀出地址，讀出SM相應(yīng)單元的話(huà)音信息。SM：寫(xiě)入控制方式?在CM控制下，將CM內(nèi)容作為SM的寫(xiě)入地址，把話(huà)音信息寫(xiě)入到SM相應(yīng)單元中；

?在定時(shí)脈沖控制下順序讀出話(huà)音信息。CM：?在中央處理機(jī)控制下寫(xiě)入；

?在定時(shí)脈沖控制下讀出。

2.3S型時(shí)分接線(xiàn)器2.3.1S接線(xiàn)器的基本組成?由m×n交叉矩陣和控制存儲(chǔ)器（CM）組成。?在某一時(shí)隙內(nèi)，將一根入線(xiàn)與某根出線(xiàn)接通，實(shí)現(xiàn)空間交換。?CM與T接線(xiàn)器的CM結(jié)構(gòu)基本相同。交叉接點(diǎn)Kij的接通或斷開(kāi)由CM控制下完成2.3.2S型接線(xiàn)器的工作原理aaHW0HW1HW7TS2TS2HW0/HW1/HW7/CM0CM1CM7012310輸出控制方式?CM按出線(xiàn)進(jìn)行配置，即每個(gè)CM對(duì)應(yīng)一條出線(xiàn)。aaHW0HW1HW7TS2TS2HW0/HW1/HW7/CM0CM1CM7012310輸出控制方式?CM的內(nèi)容用于指定本出線(xiàn)與哪一條入線(xiàn)接通。?CM單元數(shù)等于HW時(shí)隙數(shù)。?CM的i單元內(nèi)容為j，表示在i時(shí)隙內(nèi)要將入線(xiàn)j與本出線(xiàn)接通。2.3.2S型接線(xiàn)器的工作原理HW0HW1HW7HW0/HW1/HW7/01231aTS2aTS2CM0CM1CM77輸入控制方式?CM按入線(xiàn)進(jìn)行配置，即每個(gè)CM對(duì)應(yīng)一條入線(xiàn)。2.3.2S型接線(xiàn)器的工作原理HW0HW1HW7HW0/HW1/HW7/01231aTS2aTS2CM0CM1CM77輸入控制方式?CM的內(nèi)容用于指定本入線(xiàn)與哪一條出線(xiàn)接通。?CM單元數(shù)等于HW時(shí)隙數(shù)。?CM的i單元內(nèi)容為j，表示在i時(shí)隙內(nèi)要將出線(xiàn)j與本入線(xiàn)接通。2.3.2S型接線(xiàn)器的工作原理S型時(shí)分接線(xiàn)器要點(diǎn)：1、控制存儲(chǔ)器的數(shù)量取決于入線(xiàn)或出線(xiàn)的數(shù)量2、控制存儲(chǔ)器的單元數(shù)取決于HW線(xiàn)的時(shí)隙數(shù)3、控制存儲(chǔ)器單元內(nèi)容位數(shù)取決于入線(xiàn)或出線(xiàn)的數(shù)量2.4多級(jí)時(shí)分交換網(wǎng)絡(luò)2.4.1T-S-T型時(shí)分交換網(wǎng)絡(luò)?基本組成：由輸入級(jí)T接線(xiàn)器（TA）、輸出級(jí)T接線(xiàn)器（TB）和中間S接線(xiàn)器組成。?控制方式讀寫(xiě)方式：TA讀出控制、TB寫(xiě)入控制、S輸出控制。寫(xiě)讀方式：TA寫(xiě)入控制、TB讀出控制、S輸出控制。一、讀-寫(xiě)方式的TST網(wǎng)絡(luò)······TS316×162424255255240240aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB022130130S輸出控制寫(xiě)入控制讀出控制15出0入15入0出25515255255bb255SMB0······TS316×162424255255240240aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB022130130S輸出控制寫(xiě)入控制讀出控制15出0入15入0出25515255255bb255SMB0?要實(shí)現(xiàn)HWiTSj與HWmTSn的交換，必須經(jīng)過(guò)中間時(shí)隙ITS?要實(shí)現(xiàn)雙向通信，ITS必須成對(duì)出現(xiàn)?有兩種方法：奇偶關(guān)系、相差半幀1、中間時(shí)隙的選擇······TS316×162424255255240240aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB022130130S輸出控制寫(xiě)入控制讀出控制15出0入15入0出25515255255bb255SMB0?HW0TS3經(jīng)復(fù)用后變?yōu)門(mén)S24=3×8+0HW127TS31經(jīng)復(fù)用后變?yōu)門(mén)S255=31×8+7?A→B方向：選取中間時(shí)隙ITS2?CMA0的2#單元內(nèi)容為“24”CMS15的2#單元內(nèi)容為“0”CMB15的2#單元內(nèi)容為“255”2、工作原理······TS316×162424255255240240aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB022130130S輸出控制寫(xiě)入控制讀出控制15出0入15入0出25515255255bb255SMB0B→A方向：?反相法：選取中間時(shí)隙ITS130?CMA15的130#單元內(nèi)容為“255”CMS0的130#單元內(nèi)容為“15”CMB0的130#單元內(nèi)容為“24”2、工作原理一、寫(xiě)-讀方式的TST網(wǎng)絡(luò)······TS316×1613021302201300aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15WW0RRbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB02552425524S輸出控制讀出控制寫(xiě)入控制15出0入15入0出25515255255bb255SMB01302······TS316×1613021302201300aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15WW0RRbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB02552425524S輸出控制讀出控制寫(xiě)入控制15出0入15入0出25515255255bb255SMB01302?選取中間時(shí)隙ITS2?CMA0的24#單元內(nèi)容為“2”CMS15的2#單元內(nèi)容為“0”CMB15的255#單元內(nèi)容為“2”1、A→B方向······TS316×1613021302201300aabba255S/PP/S·········HW0HW7aS/P···HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15WW0RRbTS3b···HW0HW7P/STS31···HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15CMA15CMA0CMB02552425524S輸出控制讀出控制寫(xiě)入控制15出0入15入0出25515255255bb255SMB01302?反相法：選取中間時(shí)隙ITS130?CMA15的255#單元內(nèi)容為“130”CMS0的130#單元內(nèi)容為“15”CMB0的24#單元內(nèi)容為“130”2、B→A方向三、TST網(wǎng)絡(luò)的分析1、輸入級(jí)T與輸出級(jí)T的安排?話(huà)音信息存儲(chǔ)單元讀-寫(xiě)方式：話(huà)音信息只能順序?qū)懭氲捷斎霑r(shí)隙號(hào)一致的SMA單元中，僅一種選擇。寫(xiě)-讀方式：話(huà)音信息可以寫(xiě)入到由CPU任意指定的SMA單元中，有多種選擇。?內(nèi)部鏈路測(cè)試讀-寫(xiě)方式：內(nèi)部鏈路由CPU控制，有多種選擇。寫(xiě)-讀方式：內(nèi)部鏈路與用戶(hù)的輸入時(shí)隙號(hào)一致，

僅一種選擇。結(jié)論：寫(xiě)-讀方式可靠性高，測(cè)試維護(hù)方便。三、TST網(wǎng)絡(luò)的分析2、控制存儲(chǔ)器的合用（1）讀-寫(xiě)方式下的合用?CMA0的2#單元中存入“24”?CMB0的130#單元中存入“24”?CMA0在選用2#單元時(shí)，就不會(huì)再選用130#單元

或者在選用130#單元時(shí)，就不會(huì)再選用2#單元因此，CMA0與CMB0可以進(jìn)行合用同樣，CMAi與CMBi也可以進(jìn)行合用合用方法：在相差半幀的CM兩個(gè)單元中，存入相同的話(huà)音信息存放地址，該地址等于話(huà)音信息的輸入線(xiàn)時(shí)隙號(hào)。三、TST網(wǎng)絡(luò)的分析（2）寫(xiě)-讀方式下的合用?CMA0與CMB0占用的單元地址相同，只是保存的內(nèi)容（SM的地址）相差半幀?？梢院嫌肅M。?合用方法：只需在CM內(nèi)容取出作為SM地址碼進(jìn)行操作時(shí)，將其中一側(cè)（如輸出側(cè)）的A7地址線(xiàn)取“非”就可以解決合用問(wèn)題。三、TST網(wǎng)絡(luò)的分析2.4.2S-T-S型時(shí)分交換網(wǎng)絡(luò)?基本組成：由輸入級(jí)S接線(xiàn)器、輸出級(jí)S接線(xiàn)器、中間T接線(xiàn)器組成。?控制方式輸入級(jí)S接線(xiàn)器（S入級(jí)）：出線(xiàn)控制輸出級(jí)S接線(xiàn)器（S出級(jí)）：入線(xiàn)控制中間級(jí)T接線(xiàn)器：讀出控制S/P(0)S/P(15)P/S(0)P/S(15)

aba