第十講數(shù)據(jù)通路設計TianJinUniversityshizaifeng@TJU.ASICCenter---ArnoldShi大多數(shù)數(shù)字電路按功能劃分數(shù)據(jù)通路（如加法器、乘法器、移位器）存儲器控制電路I/O、互連TJU.ASICCenter---ArnoldShi回顧:基本的功能塊Datapath運算單元Adder,multiplier,divider,shifter,etc.寄存器頁、流水線多路選擇器、譯碼器ControlFinitestatemachines(PLA,ROM,randomlogic)Interconnect交換器,仲裁器,總線MemoryCaches(SRAMs),移位寄存器,DRAMs,buffersTJU.ASICCenter---ArnoldShiIntel微處理器的數(shù)據(jù)通路Itanium有6個如下的整數(shù)執(zhí)行單元TJU.ASICCenter---ArnoldShiItanium處理器的整數(shù)數(shù)據(jù)通路TJU.ASICCenter---ArnoldShiCELL處理器架構TJU.ASICCenter---ArnoldShiPS3多核心處理器CELL性能強勁

Cell處理器是東芝、IBM和索尼聯(lián)合研發(fā)的。目前用于索尼公司的PS3。該處理器性能強勁，被稱之為“芯片上的超級計算機”。不過，除了游戲機外，合作三方至今并未為Cell找到其他更好的用途。Cell內的1個PPE和8個SPE

Cell處理器將給電視機帶來超強性能。據(jù)稱，電視機將可以在一個屏幕上顯示48個獨立的電影畫面，此外可以提供超高清的畫質。TJU.ASICCenter---ArnoldShiCBEA-Compliant處理器CBEA-Compliant處理器TJU.ASICCenter---ArnoldShiCell內部有一條768bit位寬的“EIB單元互聯(lián)總線環(huán)（ElementInterconnectBUSRing，EIBRing）”，它實際上是一個強大的內部總線控制邏輯—Cell內所有的功能單元都通過EIB總線環(huán)連接在一起，包括PPE、八個SPE、XDR內存控制器以及外部總線接口，它們所采用的無一例外都是全雙工的128bit連接總線。若Cell工作在4GHz頻率上，Cell內部的各個功能單元便都擁有4GHz×128bit／Hz×2（全雙工）÷8Byte/bit＝128GBps帶寬TJU.ASICCenter---ArnoldShi位片式（Bit-Sliced）設計完全相同的位片式處理單元TJU.ASICCenter---ArnoldShi位片式（Bit-Sliced）數(shù)據(jù)通路TJU.ASICCenter---ArnoldShi數(shù)據(jù)通路的特點數(shù)據(jù)通路它在很大程度上決定了整個系統(tǒng)的性）規(guī)整性：（Bit-slice）優(yōu)化版圖局域性：（時間、空間，算子相鄰布置）版圖緊湊正交性：（數(shù)據(jù)流、控制流）規(guī)整的布線層次化：高位－低位，多位－少位模塊化：包括各種IP模塊TJU.ASICCenter---ArnoldShi加法器加法器設計加法器常常是限制速度的部件。加法器的優(yōu)化可在邏輯級和電路級進行TJU.ASICCenter---ArnoldShi二進制加法運算TJU.ASICCenter---ArnoldShiFA的門級實現(xiàn)結構ABSCoutCint1t0t2t0t1ABSCoutCint2TJU.ASICCenter---ArnoldShi互補靜態(tài)CMOS邏輯實現(xiàn)的FA28TransistorsTJU.ASICCenter---ArnoldShi1位全加器定義ABCinCoutScarrystatus00000取消00101取消01001傳播01110傳播10001傳播10110傳播11010產(chǎn)生11111產(chǎn)生ABCoutSumCinFulladderTJU.ASICCenter---ArnoldShi進位產(chǎn)生、進位取消、進位傳播信號為了利于具體實現(xiàn)，常常定義一些中間信號（注意它們與Cin

無關）：進位產(chǎn)生（Generate）信號：G=A&B進位取消（Delete)

信號：D=!A&!B進位傳播(Propagate)

信號：P=AB有時候，也寫成P=A+BTJU.ASICCenter---ArnoldShi逐位（行波、串行）進位Ripple-CarryAdder結構：由N個一位加法器串聯(lián)而成，第i級的Carry-out用來產(chǎn)生第i+1級的Sum和Carry特點：結構直觀簡單，運行速度慢，最壞情形下關鍵路徑的延時：Tadder=(N-1)Tcarry+TsumN位逐位進位加法器的延時正比于加法器位數(shù)N：Td=O(N)設計時優(yōu)化Tcarry比優(yōu)化Tsum更為重要TJU.ASICCenter---ArnoldShi進位路徑中取消反相器!Cout(A,B,Cin)=Cout(!A,!B,!Cin)!S(A,B,Cin)=S(!A,!B,!Cin)ABSCoCiFAABSCoCiFATJU.ASICCenter---ArnoldShi消除反相器的進位鏈A3FAFAFAEvencellOddcellFAA0B0S0A1B1S1A2B2S2B3S3Ci,0Co,0Co,1Co,3Co,2TJU.ASICCenter---ArnoldShi鏡像（Mirror）加法器的設計BBBBBBBBAAAAAAAACinCinCinCinCin!Cout!Skillgenerate0-propagate1-propagateCout=A&B|B&Cin|A&CinSUM=A&B&Cin|COUT&(A|B|Cin)44444888882223336664444224+4

transistorsTJU.ASICCenter---ArnoldShi鏡像（Mirror）加法器版圖結構StickDiagramTJU.ASICCenter---ArnoldShi鏡像（Mirror）加法器的特點消除了進位輸出的反相門。巧妙實現(xiàn)進位“傳播／產(chǎn)生／消除”功能，同時減少面積和延時。不同于傳統(tǒng)的“對偶”拓撲，而是“對稱”或“鏡像”，有利于版圖實現(xiàn)。選擇合適的P管和N管的尺寸，可保證相同的上升和下降時間。在進位產(chǎn)生電路中，最多兩個管子串聯(lián)。共24個晶體管在設計該加法器的版圖時，應當使！CARRY節(jié)點上的電容較小。該節(jié)點上的電容包括本級的四個擴散電容和兩個柵電容，以及下一級加法器的六個柵電容。減少擴散電容特別重要。連接Cin的管子連到接近門的輸出端處。只有在進位電路中的管子需要優(yōu)化尺寸以改善速度，在“和”位電路中的管子可以采用最小尺寸TJU.ASICCenter---ArnoldShi傳輸門加法器ABPCiVDDAAAVDDCiAPABVDDVDDCiCiCoSCiPPPPP和產(chǎn)生進位產(chǎn)生產(chǎn)生中間信號,和反相信號共24個晶體管TJU.ASICCenter---ArnoldShi曼徹斯特進位鏈（ManchesterCarryChain）靜態(tài)實現(xiàn)，采用進位產(chǎn)生和進位消除動態(tài)實現(xiàn)，只用進位產(chǎn)生和進位傳播TJU.ASICCenter---ArnoldShi曼徹斯特動態(tài)進位鏈特點采用動態(tài)邏輯降低復雜性和加快速度預充電時所有中間節(jié)點被預充至VDD，求值時有條件放電。進位鏈傳輸管只用N管，節(jié)點電容很小，為四個擴散電容。進位鏈的分布RC本質使傳播延時與位數(shù)N的平方成正比，因此有必要插入緩沖器。從輸出端到輸入端通過進位鏈管子的放電電流逐步加大，因此從輸出端到輸入端逐步加大進位鏈管子的尺寸可提高速度。TJU.ASICCenter---ArnoldShi曼徹斯特進位鏈的動態(tài)實現(xiàn)TJU.ASICCenter---ArnoldShi4-bit位片式MCC加法器GP!C0clkGPGPGP&&&&A0B0A1B1A2B2A3B3S0S1S2S3!C1!C2!C3!C4TJU.ASICCenter---ArnoldShi曼徹斯特進位鏈的動態(tài)實現(xiàn)Ci,0G0clkclkP0P1P2P3G1G2G3Ci,41234563333312233445!(G0|P0Ci,0)!(G1|P1G0|P1P0Ci,0)!(G2|P2G1|P2P1G0|P2P1P0Ci,0)!(G3|P3G2|P3P2G1|P3P2P1G0|P3P2P1P0Ci,0)TJU.ASICCenter---ArnoldShi曼徹斯特進位鏈版圖TJU.ASICCenter---ArnoldShi進位旁路加法器（carry-bypass）也稱為

Carry-SkipFAFAFAFAP0G1P0G1P2G2P3G3Co,3Co,2Co,1Co,0Ci,0FAFAFAFAP0G1P0G1P2G2P3G3Co,2Co,1Co,0Ci,0Co,3MultiplexerBP=PoP1P2P3原理:如果(P0、P1、P2和P3均=1) 則CO,3=Ci,0,否則主路徑進位消除或進位產(chǎn)生TJU.ASICCenter---ArnoldShiCarry-BypassAdder(cont.)N位串行加法器分成N/M組，每組M位，若每位加法器的進位產(chǎn)生時間為tcarry

，旁路進位時間為tbypass,則加法器總的求和時間為：tadder=tsetup+Mtcarry+(N/M-1)tbypass+(M-1)tcarry+tsumTJU.ASICCenter---ArnoldShi逐位（行波）進位與旁路進位（CarryBypass）比較增加進位旁路一般使面積增加10%至20%進位旁路加法器的總進位傳播時間仍與位數(shù)N成正比，但比例系數(shù)較逐位進位加法器為小。N較小時，旁路的額外開銷使采用旁路進位的收益不大一般N在4~8之間采用旁路進位。TJU.ASICCenter---ArnoldShiCBA進一步減少延時的方法各組的位數(shù)依次遞增可進一步減少分組數(shù)和延時旁路還可以嵌套（各組位數(shù)可以不同）。每一旁路級的最優(yōu)位數(shù)取決于旁路進位路徑的延時旁路進位延時與逐位進位延時的比對進位鏈的緩沖要求等。TJU.ASICCenter---ArnoldShi不均勻分組的CBA各段長度TJU.ASICCenter---ArnoldShi進位選擇AdderSetup"0"CarryPropagation"1"CarryPropagationMultiplexerSumGenerationCo,k-1Co,k+3"0""1"P,GCarryVector線性進位選擇加法器的關鍵路徑與求和時間TJU.ASICCenter---ArnoldShi16位CSA關鍵路徑TJU.ASICCenter---ArnoldShi線性進位選擇加法器

Setup"0"Carry"1"CarryMultiplexerSumGeneration"0""1"Setup"0"Carry"1"CarryMultiplexerSumGeneration"0""1"Setup"0"Carry"1"CarryMultiplexerSumGeneration"0""1"Setup"0"Carry"1"CarryMultiplexerSumGeneration"0""1"Bit0-3Bit4-7Bit8-11Bit12-15S0-3S4-7S8-11S12-15Ci,0(1)(1)(5)(6)(7)(8)(9)(10)(5)(5)(5)(5)TJU.ASICCenter---ArnoldShi進一步優(yōu)化方法考慮到前級的進位輸出要經(jīng)過一個MUX才到達本級的進位輸入，因此在兩條信號路徑之間相差一個延時時間，故本級的位數(shù)可以比前一級多一級。假設N位的加法器含有P個級，且第一級加是M位，后續(xù)級逐級增加一位，TJU.ASICCenter---ArnoldShi平方根進位選擇加法器TJU.ASICCenter---ArnoldShi三種加法器延時比較

SquarerootselectLinearselect行波2040Ntp(inunitdelays)60010020304050TJU.ASICCenter---ArnoldShi超前進位加法器

AN-1,BN-1A1,B1P1S1??????SN-1PN-1Ci,N-1S0P0Ci,0Ci,1A0,B0TJU.ASICCenter---ArnoldShi超前進位加法器鏡像實現(xiàn)超前進位加法推導展開得:TJU.ASICCenter---ArnoldShi版圖實現(xiàn)TJU.ASICCenter---ArnoldShi超前進位加法器算法TJU.ASICCenter---ArnoldShi超前進位加法遞歸樹結構可以繼續(xù)推導，到高次進位實現(xiàn)部分TJU.ASICCenter---ArnoldShi布爾運算點操作點操作符但不符合交換率TJU.ASICCenter---ArnoldShiKogge-Stone16位超前進位對數(shù)加法器16-bitradix-2Kogge-StonetreeTJU.ASICCenter---ArnoldShiTreeAdders16-bitradix-4Kogge-StoneTreeTJU.ASICCenter---ArnoldShiSparseTrees16-bitradix-2sparsetreewithsparsenessof2TJU.ASICCenter---ArnoldShiTreeAddersBrent-KungTreeTJU.ASICCenter---ArnoldShiExample:DominoAdderPropagateGenerateTJU.ASICCenter---ArnoldShiBrent-KungPPAParallelPrefixComputation€G0P0G1P1G2p2G3P3G4P4G5P5G6P6G7P7G8P8G9p9G10P10G11p11G12P12G13p13G14p14G15p15€€€€€€€€€€€€€€€€€€€€€€€€€C1C2C3C4C5C6C7C8C9C10C11C12C13C14C15C16Cin€T=log2NT=log2N-2A=2log2NA=N/2TJU.ASICCenter---ArnoldShiKogge-StonePPFAdderParallelPrefixComputation€G0P0G1P1G2P2G3P3G4P4G5P5G6P6G7P7G8P8G9P9G10P10G11P11G12P12G13P13G14P14G15P15€€€€€€€€€€€€€€€C1C2C3C4C5C6C7C8C9C10C11C12C13C14C15C16Cin€T=log2NA=log2NA=N€€€€€€€€€€€€€€€€€€€€€€€€€€€€€€€€€Tadd=tsetup+log2Nt€+tsumTJU.ASICCenter---ArnoldShiExample:DominoAdderPropagateGenerateTJU.ASICCenter---ArnoldShiExample:DominoSumTJU.ASICCenter---ArnoldShi第十二講數(shù)據(jù)通路設計

---乘法器TianJinUniversityshizaifeng@TJU.ASICCenter---ArnoldShi乘法器的應用與實現(xiàn)應用：硬件乘法器可大大提高運算速度，超過軟件實現(xiàn)數(shù)字信號處理（DSP）相關（Correlation）、濾波（Filtering）卷積（Convolution）、頻率（Frequency）與其它運算電路集成，組成功能很強的協(xié)處理器實現(xiàn)：求部分積移位相加TJU.ASICCenter---ArnoldShi乘法器的分類分類：1.并行：組合陣列、波茨編碼、WallaceTree、脈動陣列、流水線式2.串行3.串并行選擇乘法器的原則：速度數(shù)據(jù)處理量（Throughput）精度面積TJU.ASICCenter---ArnoldShi二進制乘法TJU.ASICCenter---ArnoldShi二進制乘法的例子x+部分積被乘數(shù)乘數(shù)結果1010101010101010101110011100000001010101011TJU.ASICCenter---ArnoldShi陣列乘法法器TJU.ASICCenter---ArnoldShiRCA陣列乘法器結構對N*N位乘法器N個半加器（HA）N*（N-2）個全加器（FA）N*N個與門（AND）對M*N位乘法器，需要N個半加器（HA）M*N-M-N個全加器（FA）M*N個與門（AND設計原則：乘法器存在許多延時幾乎相同的關鍵路徑，因此重點放在Adder上，使加法器的Sum和Carry的傳輸時間相同！TJU.ASICCenter---ArnoldShiMxN陣列乘法器的關鍵路徑CriticalPath1&2TJU.ASICCenter---ArnoldShi（進位保留乘法器）Carry-SaveMultiplierTJU.ASICCenter---ArnoldShi進位保留乘法器矩形平面布置圖SCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCZ0Z1Z2Z3Z4Z5Z6Z7X0X1X2X3Y1Y2Y3Y0向量和并單元HAMultiplierCel