3.4只讀存儲器和閃速存儲器一、只讀存儲器ROM分類：掩膜ROM可編程ROM：一次編程PROM，多次編程EPROM和EEPROM1.掩膜ROM存儲內(nèi)容固定(出廠時(shí))2.可編程ROM有PROM、EPROM、EEPROMPROM一次編程，不能修改EPROM-光可擦除可編程存儲元-帶浮空柵當(dāng)G1有電子積累時(shí)，MOS管的開啟電壓變高，即使G2加高電平，仍不導(dǎo)通，“0”，反之“1”寫入(25V脈沖)紫外線擦除EPROM實(shí)例：2716工作時(shí)為只讀EEPROM-電擦除可編程存儲元-浮空柵寫入與擦除均用電(20V脈沖)允許改寫上千次，數(shù)據(jù)可存儲20年以久二.FLASH存儲器閃速存儲器的基本存儲元：EPROM增加了電寫入和編程次數(shù)能力的設(shè)計(jì)優(yōu)點(diǎn)：在線讀寫（高速度）高密度永久存儲有可能使現(xiàn)有的存儲體系發(fā)生一次革命性的變化P86，表3.3復(fù)習(xí)簡述ROM的類別，每類ROM的特性判斷：ROM的特點(diǎn)是只能讀出數(shù)據(jù)，不能寫入數(shù)據(jù)簡述閃速存儲器的優(yōu)點(diǎn)3.5并行存儲器-辦法一、雙端口存儲器：同一個(gè)存儲器具有兩組相互獨(dú)立的讀寫控制線路雙端口存儲器沖突問題當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫操作，一定不會發(fā)生沖突。當(dāng)兩個(gè)端口同時(shí)存取存儲器同一存儲單元時(shí)，便發(fā)生讀寫沖突。二、多模塊交叉存儲器－順序、交叉2.多模塊交叉存儲器的基本結(jié)構(gòu)（四模塊）連續(xù)讀取x個(gè)數(shù)據(jù)時(shí)【例4】設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns。若連續(xù)讀出4個(gè)字，問順序存儲器和交叉存儲器的帶寬各是多少?順序存儲器和交叉存儲器連續(xù)讀出m=4個(gè)字的信息總量都是：q=64位×4=256位順序存儲器和交叉存儲器連續(xù)讀出4個(gè)字所需的時(shí)間分別是：

t2=mT=4×200ns=800ns;

t1=T+(m-1)=200ns+3×50ns=350ns四次順序存儲器和交叉存儲器的帶寬分別是：

W2=q/t2=256÷(8×10-7)=32×107［位/s］;

W1=q/t1=256÷(35×10-7)=73×107［位/s］3.二模塊交叉存儲器舉例三、相聯(lián)存儲器：按內(nèi)容訪用于虛擬存儲器中存放分段表、頁表和快表；在高速緩沖存儲器中，相聯(lián)存儲器作為存放cache的行地址之用。小結(jié)3.5并行存儲器雙端口存儲器沖突與不沖突多模塊交叉存儲器-用地址低位作模塊選擇思考，P102，83.6

cache存儲器一、基本原理1.cache是高速緩沖存儲器，是主存與CPU之間的緩存。匹配速度二級cacheCache的功能全部由硬件實(shí)現(xiàn)2、cache的基本原理Cache與主存劃分相同大小的塊CPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間的數(shù)據(jù)交換是以塊為單位。CAM中存放已在CACHE中內(nèi)容的地址其中有什么問題要討論：命中率地址映射替換策略寫策略3、cache的命中率

h=

Nc/(Nc+Nm)則cache/主存系統(tǒng)的平均訪問時(shí)間ta為：ta=htc+(1-h)tm

目標(biāo)是Ta接近Tc,硬件代價(jià)最小訪問效率e=tc/ta例6.CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期250ns，求cache/主存系統(tǒng)的效率和平均訪問時(shí)間?！窘狻縣=Nc/(Nc+Nm)=1900/(1900+100)=0.95ta=htc+(1-h)tm

=0.95×50+0.05×250=60ns效率e＝50/60=0.833二、主存與cache的地址映射

1.全相聯(lián)映射方式2.直接映射方式3.組相聯(lián)映射方式比較i=jmodm三、替換策略為什么要有替換策略，目標(biāo)是什么？與cache的組織方式相關(guān)(p98)1.最不經(jīng)常使用（LFU）算法2.近期最少使用（LRU）算法3.隨機(jī)替換四、cache的寫操作策略寫回問題是什么問題？寫回代價(jià)與數(shù)據(jù)一致性1.寫回法-命中、未命中2.全寫法-命中、未命中3.寫一次法-第1次命中時(shí)，寫回主存Pentium4的cache組織386,486,P1234(P100讀)內(nèi)部三級cache亂序執(zhí)行微指令中間結(jié)果存入寄存器CPU內(nèi)小結(jié)：一、基本原理二、主存與cache的地址映射三、替換策略與cache的組織方式相關(guān)四、cache的寫操作策略五、思考：P102,9-15習(xí)題15.假設(shè)主存容量16M＊32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出主存地址格式。主存16M＊32位（24位地址）每塊4*32位則主存有4M塊Cache64k＊32位每行4*32位則Cache有16K行主存地址(24)Tag＋行號＋字8位＋14位＋2位Cache的CAM容量214行*8位習(xí)題15.假設(shè)主存容量16M＊32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出主存地址格式。答案總結(jié)1.有關(guān)參數(shù)主存塊數(shù)4Mm=16K，w=2r=14，s-r=8,s=22CAM容量214行*8位2.主存地址格式8位14位2位CPU給出一訪問內(nèi)存的地址…習(xí)題15（變換一下）假設(shè)主存容量16M＊32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請確定全相聯(lián)映射方式的有關(guān)參數(shù)，并畫出主存地址格式。主存16M＊32位（24位地址）每塊4*32位則主存有4M塊Cache64k＊32位每行4*32位則Cache有16K行主存地址(24)塊號＋字22位＋2位Cache的CAM容量214行*22位當(dāng)CPU給出一訪問內(nèi)存的地址…習(xí)題15（再變換一下）假設(shè)主存容量16M＊32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請確定組相聯(lián)映射方式的有關(guān)參數(shù)，并畫出主存地址格式。還缺少一參數(shù)：設(shè)8組相聯(lián)主存16M＊32位（24位地址）每塊4*32位則主存有