第3章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制3.1總線的基本概念二、為什么要用總線一、什么是總線三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)串行并行回顧計(jì)算機(jī)的構(gòu)成四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)框圖

中央處理器

CPUI/O總線M總線3.1主存

I/O接口

I/O

設(shè)備1

I/O

設(shè)備2……I/O接口I/O接口

I/O

設(shè)備n單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖3.1

CPU

主存

I/O接口

I/O

設(shè)備1

I/O

設(shè)備2

I/O接口…

I/O

設(shè)備n

I/O接口…3.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線

主存

CPU

I/O接口

I/O

設(shè)備1…

I/O

設(shè)備n

I/O接口…存儲(chǔ)總線3.13.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求3.通信總線串行通信總線并行通信總線傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信3.3總線特性及性能指標(biāo)一、總線物理實(shí)現(xiàn)CPU插板主存插板I/O插板BUS主板1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序關(guān)系3.3地址數(shù)據(jù)控制三、總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)3.3模塊系統(tǒng)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面3.3總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）16MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（獨(dú)立）64MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無(wú)屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)四、總線標(biāo)準(zhǔn)3.33.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）

CPU

主存

I/O接口

I/O

設(shè)備1

I/O

設(shè)備2

I/O接口…

I/O

設(shè)備n

I/O接口…1.雙總線結(jié)構(gòu)具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理通道

I/O接口設(shè)備n

……

I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.42.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.43.三總線結(jié)構(gòu)的又一形式3.4串行接口局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線ModemSCSI局部I/O控制器主存4.四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋3.41.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例3.4存儲(chǔ)器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem2.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……Modem3.43.PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器

SCSIⅡ

控制器存儲(chǔ)器Modem3.44.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4

PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU3.43.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來(lái)的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式2.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請(qǐng)求BG－總線同意3.5I/O接口1優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、易于擴(kuò)展；缺點(diǎn)是優(yōu)先級(jí)固定，鏈?zhǔn)骄€路故障會(huì)損害系統(tǒng)運(yùn)行質(zhì)量。

0BS

－總線忙BR－總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口1計(jì)數(shù)器設(shè)備地址

13.5排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請(qǐng)求3.5獨(dú)立請(qǐng)求方式，可以采用多種仲裁策略，優(yōu)先級(jí)靈活、響應(yīng)速度快、結(jié)構(gòu)復(fù)雜。5.分布式仲裁：（1）各主模塊有自己的仲裁號(hào)和仲裁邏輯。（2）以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。（3）過(guò)程：首先把自己的仲裁號(hào)發(fā)送到仲裁總線上，仲裁邏輯將仲裁總線上的仲裁號(hào)與自己的仲裁號(hào)比較，若自己的優(yōu)先級(jí)低，則請(qǐng)求失敗，撤除自己的仲裁號(hào)，仲裁總線上最終保留優(yōu)先級(jí)最高的仲裁號(hào)。3.5二、總線通信控制1.目的2.總線傳輸周期主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問(wèn)題3.5由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5

讀命令(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址數(shù)據(jù)3.5數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令3.5不互鎖半互鎖全互鎖(3)異步通信主設(shè)備從設(shè)備請(qǐng)求回答3.5比較同步通信和異步通信同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合。異步通信：指沒(méi)有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)WAIT3.5以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT3.5

讀

命令WAIT

地址

數(shù)據(jù)

時(shí)鐘總線傳輸周期T1T2TWTWT3T4(4)半同步通信（同步、異步結(jié)合）3.5上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑占用總線不占用總線占用總線3.5(5)分離式通信充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊申請(qǐng)占用總線，使用完后即放棄總線的使用權(quán)從模塊申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期2主模塊3.51.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分提高了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無(wú)空閑3.5計(jì)算機(jī)總線概述總線周期以及相關(guān)概念總線周期：通過(guò)總線完成一次內(nèi)存讀寫操作或者完成一次I/O設(shè)備讀寫操作所需的時(shí)間，一般由地址時(shí)間和數(shù)據(jù)時(shí)間兩個(gè)時(shí)間段組成地址時(shí)間：CPU向內(nèi)存或IO設(shè)備送出地址信息到地址總線數(shù)據(jù)時(shí)間：CPU完成數(shù)據(jù)讀寫周期類型：一般分為內(nèi)存讀周期、內(nèi)存寫周期、I/O讀周期、I/O寫周期四種類型總線的等待狀態(tài)：由于被讀寫的部件或設(shè)備速度慢，一次數(shù)據(jù)時(shí)間內(nèi)不能完成讀寫操作，就要增加一個(gè)或多個(gè)數(shù)據(jù)時(shí)間繼續(xù)完成讀寫操作，在這增加的數(shù)據(jù)時(shí)間里，稱總線處于等待狀態(tài)。它影響系統(tǒng)的運(yùn)行效率，降低系統(tǒng)的性能。信息傳送尋址數(shù)據(jù)線地址線總線占用期間地址數(shù)據(jù)單周期數(shù)據(jù)傳輸方式尋址數(shù)據(jù)n地址數(shù)據(jù)3數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)線地址線...信息傳送總線占用期間無(wú)效猝發(fā)數(shù)據(jù)傳輸方式計(jì)算機(jī)總線概述正?？偩€周期：每次數(shù)據(jù)傳輸都由一次地址時(shí)間和一次數(shù)據(jù)時(shí)間組成。（單周期數(shù)據(jù)傳輸方式）Burst總線周期：數(shù)據(jù)傳輸由一次地址時(shí)間和多次數(shù)據(jù)時(shí)間組成，即給出一次地址信息，連續(xù)傳送多個(gè)數(shù)據(jù)。（猝發(fā)數(shù)據(jù)傳輸方式）計(jì)算機(jī)總線的結(jié)構(gòu)幾種常用的標(biāo)準(zhǔn)總線ISA（IndustrialStandardArchitecture）總線：工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，8位（后來(lái)16位）數(shù)據(jù)線，20位（后來(lái)24位）地址線，工作頻率8.33MHz。EISA（ExtendedIndustrialStandardArchitecture）總線：擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，16或32位數(shù)據(jù)線，32位地址線，工作頻率8.33MHz，支持Burst方式傳輸數(shù)據(jù)。VESA（VideoElectronicsStandardAssociation）總線：32位局部總線，連接顯卡、網(wǎng)卡等，最高工作頻率33MHz。沒(méi)有嚴(yán)格標(biāo)準(zhǔn)，各廠家產(chǎn)品兼容性差，針對(duì)80486。PCI（PeripheralComponentInterface）總線：外圍部件互連總線（局部總線），V1.0支持33MHz工作頻率，32位地址和數(shù)據(jù)線互用；V2.1支持66MHz工作主頻，64位地址和數(shù)據(jù)線互用。ISA插槽PCI插槽AGP插槽北橋芯片組南橋芯片組內(nèi)存插槽CPU插槽IDE接口軟驅(qū)接口并口連接器串口連接器ROMBIOS鼠標(biāo)鍵盤USB接口主板電源插座PC機(jī)的結(jié)構(gòu)一個(gè)具有雙向傳輸功能的總線邏輯圖。在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。ISA

IndustrialStandaradArchitecture的縮寫，即“標(biāo)準(zhǔn)工業(yè)總線”。ISA的特點(diǎn)是：1、不支持總線仲裁，不能支持多個(gè)總線主設(shè)備系統(tǒng)；2、數(shù)據(jù)傳輸必須經(jīng)過(guò)CPU或DMA3、時(shí)鐘頻率8MHz、最大數(shù)據(jù)傳輸率16MBps。3、數(shù)據(jù)線16位，地址線24位。EISA

ExtendedIndustrialStandaradArchitecture的縮寫，即“擴(kuò)充工業(yè)總線”EISA的特點(diǎn)是：1、與ISA可以完全兼容；2、從CPU中分離出了中線控制權(quán)，支持多個(gè)總線主設(shè)備以突發(fā)形式傳輸3、時(shí)鐘頻率8MHz、最大數(shù)據(jù)傳輸率33MBps。3、數(shù)據(jù)線32位，地址線32位。VESA（VL-BUS

）

VideoElectronicStandardAssociation的縮寫，是由視頻電子標(biāo)準(zhǔn)協(xié)會(huì)提出的局部總線標(biāo)準(zhǔn)，又稱VL-BUS。VL-BUS技術(shù)的兩個(gè)核心內(nèi)容是：1、使用頻率33MHz，數(shù)據(jù)線32位i，可擴(kuò)展到64位，最大數(shù)據(jù)傳輸率133MBps。2、可將高速外設(shè)直接掛在CPU上，實(shí)現(xiàn)CPU與外設(shè)之間的高速數(shù)據(jù)交換。PCI

PeripheralComponentInterconnect的縮寫，即“外圍部件互聯(lián)”，多家公司制定。PCI技術(shù)的主要特點(diǎn)是：1.高性能：自己提供總線時(shí)鐘，支持突發(fā)形式2.良好的兼容性：與前面的總線兼容3.支持即插即用和多主設(shè)備4.具有與處理器和存儲(chǔ)器完全并行能力，并提供地址奇偶校驗(yàn)功能。5.擴(kuò)充性、兼容性好，并采用多路復(fù)用技術(shù)，減少引腳數(shù)量。AGP

AcceleratedGraphicsPort的縮寫，即“加