杜云海杜云海--PAGE10ARM映象文件及執(zhí)行機(jī)理ARM學(xué)習(xí)報(bào)告 5-曲折，不過還好在自己的努力和上兄弟的幫助下，終于還是成功了。作為進(jìn)入ARM系入ARM的人可以少走些彎路。CPU:S3C4510B(ARM7TDMI核速度70/90ns；16位模式。16MSDRAM。21632位使用，共用一個(gè)片選。 的初始化和地址重映射部分參考 的程 考了sofa的程序（那寫了什么呢？）。S3C4510B0x開始執(zhí)行指令，而FlashCPUROMCON0CPUFlash0x處開始取指令，那么我們就必須保證CPU一開始可以取到正確的指令。0xffARMaxfflash0x34—ARM的映象文件axfbin的頭部和尾部。這兩個(gè)文件都是m4510b002.mcp用ADS1.2生成的（選中target兩個(gè)選項(xiàng)，就可以同時(shí)生成相應(yīng)的axf和bin文件設(shè)為頭，而圖2的bin文件從 一直到bin文件的尾部，見圖3和圖4即bin文件就是axf文件的 不過，二者的相應(yīng)指令或數(shù)據(jù)的地址就不一樣了，先記住這一點(diǎn)伏筆。Bin文件結(jié)束（圖4相關(guān)的調(diào)試信息，這些調(diào)試信息可以用在ADW或AXF的loadimage的調(diào)試中。flash0xaxfbinflash0x處是第一條指令。ADWROMbinARM映象文件的內(nèi)容分，一個(gè)是CODE部分，即指令代碼部分；另一部分是DATA部分，即數(shù)據(jù)部分。 Init,CODE,READONLY GETAREA ?????? 5ultraeditbin（大部分ultraedithhRO輸出段，DATAREADWRITE，RW輸出段。分分6在加載域中，RWRO 開始，可是RW卻從rw_base二ARM這是例子程序在ADS1.2中編譯連接后顯示出的符號映射MAP的一部分（選定位的（在RW段中RWZI8示然跟在RO后面。

RWRORWRO

RWRWROZIRWRO

0x 可知)，但是暫時(shí)的錯(cuò)誤不影響程序初始化，源程序的part1～part6都暫時(shí)沒有用到RW，所以程序還是可以正確運(yùn)行，即使RWsection在0x RW的數(shù)據(jù)移動(dòng)其實(shí)是兩回事！part5part6RAMRAM0x，非常巧，指令運(yùn)行不受任何影響！重映flash0xRAMROcopyRW移動(dòng)到相應(yīng)的位置。哪里才是RW相應(yīng)的正確位置呢？RW源程序由8個(gè)部分組成：part1～part7主要是執(zhí)行CPU的初始化和內(nèi)存重映射，相關(guān) 1Part8主要是通過串口發(fā)送幾行字符，這里主要解釋一下part3和part5。;Part ImportsomeimportantvariablesforlaterIMPORT|Image$$RO$$Base|IMPORT|Image$$RW$$Base|IMPORT|Image$$ZI$$Base|如圖9。Image$$RO$$BaseImage$$RW$$BaseImage$$ZI$$Base0x00a000c8(其實(shí)ZI大家把這些地址再和圖5的bin文件（映象文件）LDRr0,=|Image$$RO$$Limit|LDRr1,=|Image$$RW$$Base|LDRr3,=|Image$$ZI$$Base|CMPr0,r1BEQ%1 CMPr1,r3 ;CopyinitdataLDRCCr2,[r0],#4STRCCr2,[r1],RW三ARM系統(tǒng)的地址重映射地址重映射就是通過系統(tǒng) 管理部件改變系統(tǒng)中各 器的映射地址，理部件還不是很話，應(yīng)該先把資料再看看。flash0xpart1～part5圖8flash2M0x～0x0001fffffSDRAM16M0x～0x0x03ff0000～0x03ffffff（part2。;Part;Initalizethememoryas @0~2 @2~@0M~@@@@@@2M~@LDR ;SDRAMCON2@LDRr11,=rSDRAMCON3 ;SDRAMCON3@DISABLEDLDRr12,=rSREFEXTCONLDRr0,=ARM7_EXTDBWTH r0,{r1-r12}3.1地址重映射;Part;Remapthe @16~ @0~@16M~@@@LDRr6, @LDRr7, @LDRr8, ;SDRAMCON0@0M~LDRr9, ;SDRAMCON1@LDR ;SDRAMCON2@LDRr11,=rSDRAMCON3_R ;SDRAMCON3@DISABLEDLDRr