精品文檔-下載后可編輯PXI模塊觸發(fā)總線接口的CPLD實現(xiàn)-設計應用引言pxi是pciextensionforinstrumentation的縮寫，是為了將pci總線擴展到測試儀器領域而推出的以pci計算機局部總線為基礎的模塊儀器結構。pxi相對于cpci系統(tǒng)的一個重要特點是定義了8根觸發(fā)總線，這可以實現(xiàn)系統(tǒng)中各模塊間的同步和通信。

pxi觸發(fā)總線規(guī)范

pxi總線規(guī)范(pxihardwarespecification)的內容根據(jù)強制性的強弱，被分為三個等級，分別是：級是定則，第二級是推薦，第三級是容許。根據(jù)pxi硬件規(guī)范的要求，本觸發(fā)總線接口的設計實現(xiàn)了規(guī)范中所定義的如下定則和推薦。

定則1：上電復位時，pxi_trig[0:7]驅動線及驅動源必須保持為高阻狀態(tài)，直到由軟件配置為輸入或者輸出。

定則2：pxi_trg[7：0]的i/o緩沖器應當遵循如表1所示的直流(dc)協(xié)議。

推薦1：接受或者發(fā)送觸發(fā)信號的模塊應該跟系統(tǒng)中別的7個模塊互連，任何一個模塊都可以作為觸發(fā)信號的發(fā)送或者接受端。

推薦2：在觸發(fā)應用中，如果一個模塊接入某觸發(fā)總線的子系統(tǒng)中，則它應該跟背板的pxi_star和pxi_trg[0:n-2]管腳相連，這里n是觸發(fā)總線的數(shù)目，第n－1根總線一般用來傳輸時鐘信號。

推薦3：為了避免輸入浮置，pxi模塊的接口各觸發(fā)總線輸入端可以接一上拉電阻對其進行上拉。

推薦4：觸發(fā)總線上的電平有可能是中間電平(volvvoh),為了避免電平處于中間電平波動時帶來的誤觸發(fā)，觸發(fā)信號的產(chǎn)生應當由施密特觸發(fā)器來實現(xiàn)。

pxi觸發(fā)接口實現(xiàn)原理圖

這里只給出一路觸發(fā)總線實現(xiàn)的原理圖，由于8路觸發(fā)總線之間是獨立工作的，因此，每一路都可以用同樣的原理來實現(xiàn)，只是實際應用中，8路信號可以共用一些控制線而已。一路觸發(fā)總線接口的原理如圖1所示。

圖1觸發(fā)總線接口的原理

圖1所示，由n1、n2、r1、r2組成了門電路施密特觸發(fā)器，其原理圖如圖2所示。

圖2門電路施密特觸發(fā)器的原理

圖2所示，vi為觸發(fā)器輸入端，vo為輸出端，vo為反相輸出端口，g1、g2為兩個反相器，其閾值電壓vth＝0.5vdd，且電阻r1r2，則電路狀態(tài)發(fā)生轉換時其正向閾值電壓為vt+＝(1＋r1/r2)vth，負向閾值電壓為vt-＝(1－r1/r2)vth，正向閾值電壓與負向閾值電壓的差就稱為回差電壓，即δvt=vt+－vt-=2r1/r2vth。

圖1中，由t1、t2、n3和n4構成輸入/輸出控制部分，當ioc＝1時，t1導通，t2截止，接口工作在輸入狀態(tài)，由別的模塊送來的觸發(fā)信號送入施密特觸發(fā)器進行觸發(fā)；當ioc＝0時，t1截止，t2導通，接口工作在輸出狀態(tài)，觸發(fā)信號通過本接口輸出送到別的模塊進行觸發(fā)同步。

圖1中，由t3和t4組成了一個三態(tài)輸入/輸出門，當系統(tǒng)上電復位時，gate輸入低電平，兩個三態(tài)門均處于高阻態(tài)，直到復位結束，由軟件控制gate信號線變?yōu)楦唠娖剑龖B(tài)門導通，接口處于正常的輸入/輸出狀態(tài)。

該觸發(fā)總線接口可以通過對cpld器件進行編程來實現(xiàn)，直接使用原理圖方式輸入。為了滿足如上所述定則2中關于i/o緩沖器直流特性