參閱教材章節(jié)：3.2.2集電極開(kāi)路門和三態(tài)門

3.3MOS集成門電路課題6:二種特殊的TTL門電路及MOS門電路中國(guó)礦業(yè)大學(xué)信電學(xué)院第一頁(yè)，共47頁(yè)。第一頁(yè)，共47頁(yè)。本節(jié)課內(nèi)容一、集電極開(kāi)路門（OC門）

（結(jié)構(gòu)、符號(hào)、工作原理、應(yīng)用）二、三態(tài)輸出門（TSL）（結(jié)構(gòu)、符號(hào)、工作原理、應(yīng)用）三、MOS集成門電路

3.1CMOS與非門

3.2CMOS傳輸門

3.3CMOS雙向模擬開(kāi)關(guān)四、門電路使用注意問(wèn)題（多余端處理、接口、功能轉(zhuǎn)換）第二頁(yè)，共47頁(yè)。第二頁(yè)，共47頁(yè)。對(duì)你的期望：熟練掌握特殊門（OC門、三態(tài)門）的特點(diǎn)、用途。了解MOS門電路結(jié)構(gòu)、工作原理、用途熟練掌握門電路多余端處理方法，TTL門電路和CMOS門電路的接口原則，門電路功能轉(zhuǎn)換方法第三頁(yè)，共47頁(yè)。第三頁(yè)，共47頁(yè)。一、集電極開(kāi)路門（OC門）F&AB&&CDF1F2&AB&CDF1F2第四頁(yè)，共47頁(yè)。第四頁(yè)，共47頁(yè)。+5VFR4R2R5T3T4FT2R3T5問(wèn)題：兩個(gè)TTL門輸出端能否直接相連？第五頁(yè)，共47頁(yè)。第五頁(yè)，共47頁(yè)。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1一、集電極開(kāi)路門(OC門)⑴電路無(wú)T3,T4VCC2RL

負(fù)載電阻VCC11.正常使用時(shí)，輸出端必須外接負(fù)載電阻RL。2.VCC1和VCC2可以不等。集電極懸空普通門電路集電極開(kāi)路門電路第六頁(yè)，共47頁(yè)。第六頁(yè)，共47頁(yè)。FABC&⑵符號(hào)&ABCF第七頁(yè)，共47頁(yè)。第七頁(yè)，共47頁(yè)。&&&VCCF1F2F3FF=F1F2F3RL輸出級(jí)VCCRLT5T5T5F直接將兩個(gè)邏輯門的輸出連接起來(lái)，實(shí)現(xiàn)與的邏輯功能。（3）

OC門的用途1)實(shí)現(xiàn)“線與”功能第八頁(yè)，共47頁(yè)。第八頁(yè)，共47頁(yè)。F=F1F2F3?任一導(dǎo)通F=0VCCRLF1F2F3F(1)F1，F(xiàn)2，F(xiàn)3有低電平時(shí)第九頁(yè)，共47頁(yè)。第九頁(yè)，共47頁(yè)。全部截止F=1F=F1F2F3?所以：F=F1F2F3VCCRLF1F2F3F(2)F1，F(xiàn)2，F(xiàn)3全部高電平時(shí)第十頁(yè)，共47頁(yè)。第十頁(yè)，共47頁(yè)。2)電平轉(zhuǎn)移功能TTL電平“1”→3.6V“0”→0.3V轉(zhuǎn)移電平“1”≈10V“0”≈0V&VCC2=10VF1FRLVCC1=5V第十一頁(yè)，共47頁(yè)。第十一頁(yè)，共47頁(yè)。（4）上拉電阻RL的確定RL的取值范圍根據(jù)其所帶負(fù)載而定。VOH(min)≤VCC-RLIRL(VIH(min))如圖所示電路，假設(shè)輸出都為高電平時(shí)如果RL取值太大，則RL上的分壓太大，可能使負(fù)載的輸入被拉低到規(guī)定值以下，引起邏輯錯(cuò)誤。這里必須限制RL的最大值。A1B1&AnBn&&&VCCnm…………IOHIOHIIHIIHIRLIOH：OC門的截止漏電流RLRL≤VCC-VOH(min)mIIH+nIOH第十二頁(yè)，共47頁(yè)。第十二頁(yè)，共47頁(yè)。假設(shè)有一個(gè)輸出是低電平IOLIISIRLVOL(max)≥VCC－

IRLRL(VIL(max)

)IRL=IOL－

mIIS如果RL太小，RL上的電壓降不夠，則會(huì)使輸出的低電平被抬高到規(guī)定值以上，出現(xiàn)邏輯錯(cuò)誤。A1B1&AnBn&&&VCCnm…………IIS:輸入為低電平時(shí)的電流，也稱短路電流此處沒(méi)有n，因?yàn)榍凹?jí)只要有一個(gè)門輸出為低，線與結(jié)果即為低。RL≥VCC-VOL(max)IOL-mIIS第十三頁(yè)，共47頁(yè)。第十三頁(yè)，共47頁(yè)。二、三態(tài)門電路

通常數(shù)字邏輯是二值的，即僅0，1值，其所對(duì)應(yīng)電路的輸出電平是高、低兩種狀態(tài)。在實(shí)際電路中，還有一種輸出為高阻抗的狀態(tài)(既非高電平又非低電平的狀態(tài))，被稱之為第三狀態(tài)。于是數(shù)字電路的輸出就有：0、1和Z（高阻）的三種狀態(tài)。具有這種功能輸出的電路稱三態(tài)邏輯電路或稱三態(tài)門電路。第十四頁(yè)，共47頁(yè)。第十四頁(yè)，共47頁(yè)。+5VFR4R2R1T2R5R3T3T4T1T5ABDE⑴電路E稱為控制端、使能端第十五頁(yè)，共47頁(yè)。第十五頁(yè)，共47頁(yè)。1截止+5VFR4R2R1T2R5R3T3T4T1T5AB⑵原理E結(jié)論：E＝1時(shí)，電路具備自身邏輯功能E=1第十六頁(yè)，共47頁(yè)。第十六頁(yè)，共47頁(yè)。截止截止高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5AB⑵原理（續(xù)）E0.3導(dǎo)通結(jié)論：E＝0時(shí)，電路輸出為高阻狀態(tài)。F＝Z（高阻）1V1VE=0第十七頁(yè)，共47頁(yè)。第十七頁(yè)，共47頁(yè)。功能表低電平起作用⑶符號(hào)高電平起作用功能表&ABF&ABF第十八頁(yè)，共47頁(yè)。第十八頁(yè)，共47頁(yè)。

分時(shí)控制各個(gè)門的CS端，就可以讓各個(gè)門的輸出信號(hào)分別進(jìn)入總線。

同一時(shí)刻，只允許一個(gè)門進(jìn)入總線。其他門必須保持為高阻狀態(tài)⑷三態(tài)門用途００1……總線&A3B3CS3&A2B2CS2&A1B1CS1&A4B4

注意和OC門線與的區(qū)別??！——總線連接電路第十九頁(yè)，共47頁(yè)。第十九頁(yè)，共47頁(yè)。兩個(gè)三態(tài)門組成的電路，門1為低電平使能門2為高電平使能——實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸E=0，門1導(dǎo)通，門2禁止，數(shù)據(jù)從ABE=1，門2導(dǎo)通，門1禁止，數(shù)據(jù)從BA⑷三態(tài)門用途（續(xù)）第二十頁(yè)，共47頁(yè)。第二十頁(yè)，共47頁(yè)。知識(shí)復(fù)習(xí)：⒈MOS管分類PMOS管:結(jié)構(gòu)簡(jiǎn)單,工作速度低,負(fù)電源工作。NMOS管:工藝復(fù)雜，正電源工作。CMOS管:PMOS管和NMOS管組成互補(bǔ)電路。⒉工作區(qū)TTL:截止放大飽和CMOS:截止飽和非飽和相當(dāng)開(kāi)關(guān)電路:斷開(kāi)接通三MOS集成門電路第二十一頁(yè)，共47頁(yè)。第二十一頁(yè)，共47頁(yè)。⒊符號(hào)及導(dǎo)通條件SDGVPPMOS管VGS＜VTP時(shí)導(dǎo)通取:VTP=－2VVNDSGNMOS管VGS＞VTN時(shí)導(dǎo)通取:VTN=2V即:|VGS|

＞|VTP|=

2V

時(shí)導(dǎo)通第二十二頁(yè)，共47頁(yè)。第二十二頁(yè)，共47頁(yè)。⑴靜態(tài)功耗小。（約10μW）⑵允許電源電壓范圍寬。（318V）⑶扇出系數(shù)大。（帶同類負(fù)載N≥50）⑷抗噪容限大。（Vth=1/2VDD）⒋CMOS電路的特點(diǎn)最大提供電流1.5mA⑸速度較低。（tpd=40nS）CMOS電路導(dǎo)通時(shí)阻抗較大（>1KΩ），由于分布電容Co的存在，電平高低變化時(shí)充放電較慢，影響其工作速度。第二十三頁(yè)，共47頁(yè)。第二十三頁(yè)，共47頁(yè)。3.1CMOS與非門VDDVP2VP1VN2VN1ABF⒈電路負(fù)載管并聯(lián)驅(qū)動(dòng)管串聯(lián)第二十四頁(yè)，共47頁(yè)。第二十四頁(yè)，共47頁(yè)。⒉工作原理VDDVP2VP1VN2VN1ABFA=0,B=0:設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VVgsP1=VgsP2=－10VVgsN1=VgsN2=0VVN1、VN2：截止VP1、VP2：導(dǎo)通F=1001第二十五頁(yè)，共47頁(yè)。第二十五頁(yè)，共47頁(yè)。⒉工作原理VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：導(dǎo)通VP1、VN2：截止F=1011第二十六頁(yè)，共47頁(yè)。第二十六頁(yè)，共47頁(yè)。⒉工作原理VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=1101A=1,B=0:VP1、VN2：導(dǎo)通VN1、VP2：截止F=1第二十七頁(yè)，共47頁(yè)。第二十七頁(yè)，共47頁(yè)。⒉工作原理VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V110A=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=1A=1,B=0:VP1、VN2：截止VN1、VP2：導(dǎo)通F=1A=1,B=1:VP1、VP2：截止VN1、VN2：導(dǎo)通F=0第二十八頁(yè)，共47頁(yè)。第二十八頁(yè)，共47頁(yè)。⒉工作原理（續(xù)）邏輯關(guān)系:ABVP1

VP2

VN1

VN2F00導(dǎo)通

導(dǎo)通截止截止

101截止導(dǎo)通導(dǎo)通截止10導(dǎo)通截止截止導(dǎo)通111截止截止導(dǎo)通導(dǎo)通

0負(fù)載管驅(qū)動(dòng)管第二十九頁(yè)，共47頁(yè)。第二十九頁(yè)，共47頁(yè)。3.2CMOS傳輸門(TG)

由兩個(gè)對(duì)稱的MOS管組成。傳輸模擬信號(hào)的模擬開(kāi)關(guān)：VO≈VI+5V-5VVPVNCCvIvOvIvOCCTG1.電路柵極（g）：控制端源極（S）：輸入漏極（D）：輸出符號(hào)：ggSD第三十頁(yè)，共47頁(yè)。第三十頁(yè)，共47頁(yè)。3.3CMOS雙向模擬開(kāi)關(guān)TGCvI/vOvO/vICvI/vOvO/vISW⑴由CMOS反相器和

CMOS傳輸門組成⑵MOS管結(jié)構(gòu)對(duì)稱，漏極和源極可以互換,CMOS具有雙向傳輸特性。⑶功能：

C＝1時(shí)，傳輸門導(dǎo)通，內(nèi)阻R＝1KΩ。

C＝0時(shí)，傳輸門截止，內(nèi)阻R＝109Ω。1⑷運(yùn)用：雙向傳輸模擬信號(hào)。第三十一頁(yè)，共47頁(yè)。第三十一頁(yè)，共47頁(yè)。3.4CMOS系列器件4000系列:基本CMOS門電路4000B/4500/5000系列:改進(jìn)CMOS門電路74HC/74HCT系列:高速CMOS門電路，引腳與TTL兼容Bi-CMOS(74BCT)系列門電路:

輸入部分使用CMOS電路，輸出部分使用TTL電路，同時(shí)具有CMOS門電路的低功耗和TTL電路的高速度，兼容TTL門電路，傳輸延遲可以低到1ns以下。CC4011中國(guó)造MC4011美,摩托羅拉CD4011美,無(wú)線電公司HD4011日,日立公司（4011：2輸入端4與非門）第三十二頁(yè)，共47頁(yè)。第三十二頁(yè)，共47頁(yè)。3.5CMOS器件應(yīng)用注意⑵焊接時(shí)人體及工具（電烙鐵）要求接地。⑴采用絕緣柵工藝，易感應(yīng)電荷，導(dǎo)致器件擊穿，不要觸摸管腳，尤其不要摩擦。第三十三頁(yè)，共47頁(yè)。第三十三頁(yè)，共47頁(yè)。四、門電路使用注意問(wèn)題防止干擾信號(hào)引入、穩(wěn)定可靠；不改變電路的工作狀態(tài)。TTL門電路懸空相當(dāng)于接高電平；CMOS門電路輸入懸空會(huì)由于干擾破壞原來(lái)的邏輯狀態(tài)。常用方法：與輸入（與門、與非門、與或非門）：接高電平（VCC）并聯(lián)懸空（TTL）或輸入（或門、或非門）：原則：接低電平（GND）并聯(lián)4.1多余端處理第三十四頁(yè)，共47頁(yè)。第三十四頁(yè)，共47頁(yè)。4.2門電路接口問(wèn)題⑴接口的原則：無(wú)論何種門電路互連，都需要滿足電壓和電流的接口條件。驅(qū)動(dòng)門(前)負(fù)載門(后)電壓接口電流接口VOH>VIH

VOL<VILIOL>nIIL灌電流IOH>n’IIH拉電流1.CMOS門電路與TTL門電路的接口第三十五頁(yè)，共47頁(yè)。第三十五頁(yè)，共47頁(yè)。以上數(shù)據(jù)是在VCC=VDD=+5V時(shí)的值第三十六頁(yè)，共47頁(yè)。第三十六頁(yè)，共47頁(yè)。⑵

TTL門驅(qū)動(dòng)CMOS門TTL的輸出高電平和CMOS的輸入高電平不匹配。1）VDD≈VCC時(shí)，外加上拉電阻，把VOH(TTL)拉上來(lái)，達(dá)到VIH(CMOS)的要求外加上拉電阻后，TTL門在輸出高電平時(shí)T4,T5都截止VOH=VDD-R(IO+IIH)其中Io是T5截止時(shí)的漏電流IO,IIH都很小所以，R一般為1k~4.7k即可。此時(shí)VOH被提升到接近VDD。VDDRIOVCCR4R5T3T4T5IIH第三十七頁(yè)，共47頁(yè)。第三十七頁(yè)，共47頁(yè)。需要上拉到比較高的電壓，普通TTL門電路不能承受。如VDD=15V,則VIH約11V。這種情況可以使用OC門加上拉電阻的方法實(shí)現(xiàn)。計(jì)算方法如前。VCCT2T3VDD還可以使用專門的接口電路如CC40109:74HCT系列CMOS邏輯門電路VIH=2V，可以直接驅(qū)動(dòng)2）VDD>>VCC時(shí)ROC門CMOS門第三十八頁(yè)，共47頁(yè)。第三十八頁(yè)，共47頁(yè)。3）加晶體管驅(qū)動(dòng)VDDVCCR4R5T3T4T5RCRbTT：采用NPN管，β＞100RC：500Ω～1.5KΩRb：4.7KΩ～10KΩ第三十九頁(yè)，共47頁(yè)。第三十九頁(yè)，共47頁(yè)。⑶

CMOS門驅(qū)動(dòng)TTL門IOL(CMOS)<IIL(TTL)，電流不匹配1)并聯(lián)若干驅(qū)動(dòng)門增加其電流負(fù)載能力。2)使用CMOS驅(qū)動(dòng)器，例如IOL>3.2mA的CC4010，

IOL>16mA的CC40107等。3)使用分立元件自行搭制電流放大電路（電路同前）。4）74HCT/74HC系列CMOS門電路可以直接驅(qū)動(dòng)TTL門電路。第四十頁(yè)，共47頁(yè)。第四十頁(yè)，共47頁(yè)。⒉門電路驅(qū)動(dòng)其它負(fù)載⑴驅(qū)動(dòng)LEDTTL門電路IOH很小,不適于用拉電流驅(qū)動(dòng)。關(guān)鍵是要向LED提供