1*2ARM請說明ARM7TDMI*3ARM概述ARM74ARM以圖示的方式描述ARM5ARM以圖示的方式說明ARMv4*注 案例列 TOC\o"1-2"\h\z\u 案例目標(biāo) 案例原理 2、ARM體系的微處理器中ARM7TDMI的含義包括哪些 案例目標(biāo) 案例原理 3、簡述ARM7三級流水線概 案例目標(biāo) 案例原理 4、簡述ARM寄存器與模式的關(guān) 案例目標(biāo) 案例原理 簡述ARMv4架構(gòu)中狀態(tài)寄存器的位的含 案例目標(biāo) 案例原理 嵌入式系統(tǒng)的硬件以嵌入式處理器為中心，由器、I/O設(shè)備、通信模塊以及電源N個脈沖后一條指令的動作被執(zhí)行完畢。通常SoC系統(tǒng)中往往需要兩種態(tài)器（DRAM、SDRAM）；非易失性器包括只讀的ROM器（MASK、處理器內(nèi)部，而是另外一顆，嵌入式處理器通過外部地址線和數(shù)據(jù)線或IO2、ARMARM7TDMI的含義包括哪【-S】形式出現(xiàn)。ARMxARM7、y管理/保護單 (2帶MMU、4帶MPU、6無MMU與 TThumbDJTAGMI有嵌入式宏單E支持增強指令（JJAVA硬件加速FSARM7TDMI1ARM72Thumb3JTAG另外，ARM7屬于ARMv4架構(gòu)，ARM7系列包括ARM7TDMI、ARM7TDMI-S、ARM7EJ-S和ARM720T 4種類型。ARM7成大批量的32位RICS0.9MIPS/MHz16IC開發(fā)工具多、EDA0.25μm、0.18μm0.13μmARM9系列、ARM9EARM10EARM7個人音頻設(shè)備（MP3器、WMA器、AAC器）噴墨PDA3ARM7ARMARMPCARM7采用三級流水線設(shè)計，由下圖我們知道，ARM7ARM指令被分為三個 從PC-4PC-PC–8PC-寄存器讀（從寄存器寄存器寫（到寄存器BankARM3這里我們應(yīng)該知道，PC內(nèi)保存的是被取指令的地址，而非正在執(zhí)行指令的地址，因為ARM指令是32位的，所以PC保存的值和正在執(zhí)行指令的地址之間的關(guān)系是：PC=當(dāng)前正在執(zhí)行指令的地址123456789FDEFDEFDEMFDEFDEFDEWF–取 DF–取 DECPIARMARMARM37326個狀態(tài)寄存器（CPSR，5個SPSR），其他31個為通用寄存器。在ARM的不同模式下，可以的物理寄存器RegisterOrganization

r13r14(lr)r15 Thumb Lowr13r14ThumbHighr13r14r13r14r13r14r13r14Note:SystemmodeusestheUsermoderegister從圖中可知，用戶模式和系統(tǒng)模式使用相同的物理寄存器，R0-R15，CPSR17個物理寄存器；FIQ模式中：R0-R7，R15，CPSR是和用戶模式相同的物理寄存器，R8-R14是FIQ模式專有的；IRQ模式中：R0-R12，R15，CPSR和用戶模式共用相同的物理寄存器，R13、R14、SPSR是IRQ模式專有的；SVC模式中：R0-R12，R15，CPSR和用戶模式共用相同的物理寄存器，R13、R14、SPSR是SVC模式專有的；Undef模式中：R0-R12，R15，CPSR和用戶模式共用相同的物理寄存器，R13、R14、SPSR是Undef模式專有的；About模式中：R0-R12，R15，CPSR和用戶模式共用相同的物理寄存器，R13、R14、SPSR是About模式專有的。 linkreturnR15PC6、ARMv4CPSRARM狀態(tài)寄存器，SPSRCPSR的備份寄存器，ARMv4CPSR各N=1為負(fù)數(shù)