第2章集成邏輯門電路集成邏輯門電路，是把門電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的。它屬于小規(guī)模集成電路(SSI)，它是組成一個(gè)較大數(shù)字系統(tǒng)的基本單元。當(dāng)前第1頁\共有86頁\編于星期六\16點(diǎn)第2章集成邏輯門電路集成度小規(guī)模(SmallScaleIntegratedCircuit,SSI)是由十幾個(gè)門電路構(gòu)成的。中規(guī)模(MediumScaleIntegratedCircuit,MSI)是由上百個(gè)門電路構(gòu)成的。大規(guī)模(LargeScaleIntegratedCircuit,LSI)是由幾百個(gè)至幾千個(gè)門電路構(gòu)成的。超大規(guī)模(VeryLargeScaleIntegratedCircuit,VLSI)是由一萬個(gè)以上門電路構(gòu)成的。當(dāng)前第2頁\共有86頁\編于星期六\16點(diǎn)第2章集成邏輯門電路應(yīng)用目前，廣泛使用的邏輯門有TTL(Transistor-TransistorLogic)和CMOS兩個(gè)系列。TTL門電路屬雙極型數(shù)字集成電路，其輸入級(jí)和輸出級(jí)都是三極管結(jié)構(gòu)，故稱TTL。CMOS門電路是由NMOS管和PMOS管組成的互補(bǔ)MOS集成電路，屬單極性數(shù)字集成電路。當(dāng)前第3頁\共有86頁\編于星期六\16點(diǎn)第2章集成邏輯門電路我國TTL系列數(shù)字集成電路型號(hào)與國際型號(hào)對(duì)應(yīng)列入表2-1中標(biāo)準(zhǔn)(通用系列)高速系列肖特基系列低功耗肖特基系列54/7454/74H54/74S54/74LSCT1000CT2000CT3000CT4000TTL系列分類名稱國際型號(hào)國產(chǎn)型號(hào)系列當(dāng)前第4頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑴VA=VB=3V。由于R接到電源+12V上，故DA、DB均導(dǎo)通，VF=3+0.7V=3.7V≈3V當(dāng)前第5頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑵VA=3V，VB=0V，由于DB優(yōu)先導(dǎo)通，VF=0.7V，因而DA截止，通常將DB導(dǎo)通，使VF=0+0.7V=0.7V≈0V稱為箝位。當(dāng)前第6頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑶VA=0V，VB=3V，由于DA導(dǎo)通，VF=0+0.7V=0.7V≈0V，DB截止。當(dāng)前第7頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑷VA=VB=0V，VF=0.7V，此時(shí)DA、DB均導(dǎo)通。VF=0+0.7V=0.7V≈0V當(dāng)前第8頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。(1)VA=VB=0VVF≈0V(2)VA=0V,VB=3V，VF≈0V(3)VA=3V,VB=0V，VF≈0V(4)VA=VB=3VVF≈3V當(dāng)前第9頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。000300033033輸出VF(V)輸入

VF(V)

VF(V)

電位關(guān)系當(dāng)前第10頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。AB00011011F0001真值表當(dāng)前第11頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑴VA=VB=3V，由于R接到電源-VEE（-12V）上，故DA、DB均導(dǎo)通。VF因此為VA-VD=2.3V≈3V。當(dāng)前第12頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑵VA=0V，VB=3V，此時(shí)DB導(dǎo)通，將VF鉗位在2.3V，DA加反向電壓截止。因此VF=VB-VD=2.3V≈3V。當(dāng)前第13頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑶VA=3V，VB=0V，此時(shí)DA導(dǎo)通，DB截止，VF=VA-VD=2.3V≈3V。當(dāng)前第14頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑷VA=VB=0V，DA、DB均導(dǎo)通，VF=0-VD=-0.7V≈0V。當(dāng)前第15頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

(1)VA=VB=0V:VF≈0V(2)VA=0V,VB=3V:VF≈3V(3)VA=3V,VB=0V:VF≈3V(4)VA=VB=3V:VF≈3V當(dāng)前第16頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

033300033033輸出VF(V)輸入

VA(V)

VB(V)

電位關(guān)系當(dāng)前第17頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

AB00011011F0111真值表當(dāng)前第18頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門數(shù)字電路中，二極管，三極管均工作在開關(guān)狀態(tài)。三極管工作在飽和態(tài)和截止態(tài)。當(dāng)前第19頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門飽和時(shí)，其集電極輸出為低電平（VO=Vces）；截止時(shí)，其集電極輸出高電平（無箝位時(shí)，VO=VCC，有箝位電路時(shí)，VO高電平將使DQ導(dǎo)通，由于VQ=2.5V，故VO=2.5V+0.7V=3.2V）。當(dāng)前第20頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門⑴VI=0.3V時(shí)，一般硅管死區(qū)電壓為0.5V，故T可能截止，只考慮到VEE時(shí)只考慮到VI時(shí)當(dāng)前第21頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門總的VB=-0.646V，T截止，VO為高電平。由于此時(shí)鉗位二極管DQ導(dǎo)通，故VO=VQ+VDQ=3.2V≈3V。當(dāng)前第22頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門或：當(dāng)前第23頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門⑵當(dāng)VI=3.2V時(shí)，輸入高電平，T應(yīng)飽和，即當(dāng)前第24頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門在本例中

當(dāng)前第25頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)際上當(dāng)前第26頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門IB>IBS，三極管飽和。輸出為低電平VO=Vces=0.3V≈0V采用正邏輯，可列出非門的真值表。當(dāng)前第27頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門3003VF(V)VI(V)電位關(guān)系1001FA真值表當(dāng)前第28頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路4.與非門電路當(dāng)前第29頁\共有86頁\編于星期六\16點(diǎn)2.1基本邏輯門電路5.或非門電路當(dāng)前第30頁\共有86頁\編于星期六\16點(diǎn)2.2TTL集成邏輯門電路⒈TTL與非門的工作原理⑴TTL與非門的典型電路TTL與非門的典型電路如圖2-6所示，它分成輸入級(jí)、中間級(jí)和輸出級(jí)三個(gè)部分。輸入級(jí)中間級(jí)輸出級(jí)當(dāng)前第31頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的典型電路輸入級(jí)由多發(fā)射極晶體管T1和電阻R1組成，通過T1的各個(gè)發(fā)射極實(shí)現(xiàn)與邏輯功能。多發(fā)射極晶體管T1

的等效電路當(dāng)前第32頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的典型電路中間級(jí)由T2、R2、R3組成。其主要作用是從T2管的集電極c2和發(fā)射極e2同時(shí)輸出兩個(gè)相位相反的信號(hào)，分別驅(qū)動(dòng)T3和T5管，來保證T4和T5管有一個(gè)導(dǎo)通時(shí)，另一個(gè)就截止。當(dāng)前第33頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的典型電路輸出級(jí)由R4、R5、T3、T4、T5組成，T5是反相器，T3、T4組成復(fù)合管構(gòu)成一個(gè)射隨器，作為T5管的有源負(fù)載，并與T5組成推拉式電路，使輸出無論是高電平或是低電平，輸出電阻都很小，提高了帶負(fù)載能力。當(dāng)前第34頁\共有86頁\編于星期六\16點(diǎn)⑵工作原理則VB1=VIL+VBE1=0.3+0.7=1VVB2=VC1=VCES1+VIL=0.1+0.3=0.4V0.3V3.6V3.6VDA導(dǎo)通！設(shè)A=0B=1C=1(VIL=0.3V)，1V0.3V所以：T2

、T5

截止T3

、T4

導(dǎo)通VF=5－UBE3－UBE4

5－0.7－0.7=3.6V拉電流F=1當(dāng)前第35頁\共有86頁\編于星期六\16點(diǎn)⑵工作原理設(shè)A=B=C=1，即VA=VB=VC=VIH=3.6V，3.6V3.6V3.6V2.1VT1管的基極電位升高，使T1管的集電結(jié)、T2和T5的發(fā)射結(jié)正向偏置而導(dǎo)通，T1管的基極電位VB1被箝位在2.1V。1.4V故T1管處于倒置工作狀態(tài)（發(fā)射結(jié)和集電結(jié)反向運(yùn)用狀態(tài)，發(fā)射結(jié)反向偏置、集電結(jié)正向偏置）。T3

導(dǎo)通，T4

截止VF=0.3V，F(xiàn)=0VF=0.3V灌電流當(dāng)前第36頁\共有86頁\編于星期六\16點(diǎn)結(jié)論：電路只要輸入有一個(gè)為低電平時(shí)，輸出就為高電平；只有輸入全為高電平時(shí)，輸出才為低電平。該門為與非門。即1.輸入不全為1時(shí)，輸出為12.輸入全為1時(shí)，輸出為0真值表為：11111110000001010011100101110111FABC真值表當(dāng)前第37頁\共有86頁\編于星期六\16點(diǎn)2.TTL與非門的電壓傳輸特性及抗干擾能力⑴電壓傳輸特性

電壓傳輸特性是描述輸出電壓vO與輸入電壓vI之間對(duì)應(yīng)關(guān)系的曲線，如圖2-7所示。當(dāng)前第38頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的電壓傳輸特性AB段（截止區(qū)）：vI＜0.6V，輸出電壓vO不隨輸入電壓vI變化，保持在高電平VH。VC1＜0.7V，T2和T5管截止，T3、T4管導(dǎo)通，輸出為高電平，VOH=3.6V。由于這段T2和T5管截止，故稱截止區(qū)。當(dāng)前第39頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的電壓傳輸特性BC段(線性區(qū))：0.6V＜vI＜1.3V，0.7V＜VC1＜1.4V。這時(shí)T2管開始導(dǎo)通并處于放大狀態(tài)，T2管的集電極電壓VC2和輸出電壓vO隨輸入電壓vI的增大而線性降低，故該段稱為線性區(qū)。由于T5管的基極電位還低于0.7V，故T5管仍截止。T3、T4管還是處于導(dǎo)通狀態(tài)。當(dāng)前第40頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的電壓傳輸特性CD段(過渡區(qū))：1.3V＜vI＜1.4V，T5管開始導(dǎo)通，T2、T3、T4管也都處于導(dǎo)通狀態(tài)，T4、T5管有一小段時(shí)間同時(shí)導(dǎo)通，故有很大電流流過R4電阻，T2管提供T5管很大的基極電流;T2、T5管趨于飽和導(dǎo)通，T4管趨于截止，輸出電壓vO急劇下降到低電平vO=0.3V。由于vI的微小變化而引起輸出電壓vO的急劇下降，故此段稱為過渡區(qū)或轉(zhuǎn)折區(qū)。當(dāng)前第41頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的電壓傳輸特性CD段(過渡區(qū))：CD段中點(diǎn)對(duì)應(yīng)的輸入電壓，既是T5管截止和導(dǎo)通的分界線，又是輸出高、低電平的分界線，故此電壓稱閾值電壓VT（門檻電壓），VT=1.4V。VT是決定與非門狀態(tài)的重要參數(shù)。當(dāng)vI＜VT時(shí)，與非門截止，輸出高電平。當(dāng)vI＞VT時(shí)，與非門飽和導(dǎo)通，輸出低電平。VT當(dāng)前第42頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的電壓傳輸特性DE段（飽和區(qū)）：vI＞1.4V以后，T1管處于倒置工作狀態(tài)，VB1被箝位在2.1V，T2、T5管進(jìn)入飽和導(dǎo)通狀態(tài)，T3管微導(dǎo)通，T4管截止。由于T2、T5管飽和導(dǎo)通，故稱該段為飽和區(qū)。當(dāng)前第43頁\共有86頁\編于星期六\16點(diǎn)⑵抗干擾能力(輸入噪聲容限)關(guān)門電平VOFF：輸出為標(biāo)準(zhǔn)高電平VSH時(shí)所允許的最大輸入低電平值。通常VOFF=0.8V。開門電平VON：輸出為標(biāo)準(zhǔn)低電平VSL時(shí)所允許的最小輸入高電平值。通常VON=1.8V。VNL抗干擾能力（輸入噪聲容限）：不破壞與非門輸出邏輯狀態(tài)所允許的最大干擾電壓。VNH輸入低電平的抗干擾能力輸入高電平的抗干擾能力VNL=VOFF-VILmaxVNH=VIHmin-VON當(dāng)前第44頁\共有86頁\編于星期六\16點(diǎn)⒊TTL與非門的輸入特性、輸出特性和帶負(fù)載能力了解輸入輸出特性，可正確處理TTL與非門之間和其它電路之間的連接問題。只要輸入端、輸出端的電路結(jié)構(gòu)形式和參數(shù)與TTL與非門相同，輸入、輸出特性對(duì)其它TTL電路也適用。當(dāng)前第45頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的輸入特性輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線，如圖2-8所示的特性曲線。規(guī)定輸入電流流入輸入端為正，而從輸入端流出為負(fù)。當(dāng)前第46頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的輸入特性當(dāng)vI小于0.6V時(shí)T2是截止的，T1基極電流均經(jīng)其發(fā)射極流出（因集電極的負(fù)載電阻很大，IC1可以忽略不計(jì)），這時(shí)電流大小可以近似計(jì)算為iI=-(VCC-VBE1-vI)/R1。當(dāng)前第47頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的輸入特性當(dāng)vI=0時(shí)，相當(dāng)于輸入端接地，故將此時(shí)的輸入電流稱為輸入短路電流IIS，IIS=(VCC-VBE1)/R1=(5-0.7)/3≈1.4mA。當(dāng)前第48頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的輸入特性當(dāng)vI等于0.6V時(shí)T2管開始導(dǎo)通，T2管導(dǎo)通以后IB1一部分就要流入T2管的基極，iI的絕對(duì)值隨之略有減??；vI繼續(xù)增加，IB2要繼續(xù)增大，而iI的絕對(duì)值繼續(xù)減小。0.6V當(dāng)前第49頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的輸入特性當(dāng)vI增加到1.3V以后，T5管開始導(dǎo)通，VB1被箝位在2.1V左右；此后，iI的絕對(duì)值隨vI的增大而迅速減小。當(dāng)前第50頁\共有86頁\編于星期六\16點(diǎn)⑴TTL與非門的輸入特性IB1絕大部分經(jīng)T1集電結(jié)流入T2的基極。當(dāng)vI大于1.4V以后，T1就進(jìn)入倒置工作狀態(tài)，iI的方向由負(fù)變?yōu)檎?，就是說iI由e1端流入輸入端，此時(shí)的輸入電流稱為輸入漏電流IIH，其值約為10μA。IIH當(dāng)前第51頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性在實(shí)際應(yīng)用中，有時(shí)與非門的輸入端需要經(jīng)外接電阻RI接地。如圖2-9(a)圖所示。此時(shí)就有電流II流過RI，并在其上產(chǎn)生電壓降vI。當(dāng)前第52頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性當(dāng)輸入端所接電阻RI=0時(shí)，即輸入端接地時(shí)，輸出為高電平；而RI=∞時(shí)，輸入電流沒有通路，與輸入端加高電平等效，此時(shí)輸出為低電平。當(dāng)前第53頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性即RI比較小時(shí)，與非門截止，輸出高電平；RI較大時(shí)，與非門飽和，輸出為低電平；RI不大不小時(shí)，與非門工作在線性區(qū)或轉(zhuǎn)折區(qū)。當(dāng)前第54頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性TTL門輸入端所接電阻的大小會(huì)影響輸出狀態(tài)。vI和RI之間的關(guān)系曲線叫做輸入端負(fù)載特性。當(dāng)前第55頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性發(fā)射結(jié)導(dǎo)通時(shí)當(dāng)前第56頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性在RI＜＜R1條件下，vI幾乎和RI成正比，vI隨RI增加而增加。如圖2-9(b)所示。RI

↑，vI↑=1.4V，T5管導(dǎo)通，VB1被箝位在2.1V。RI↑，vI=1.4V。則公式不再適用。

當(dāng)前第57頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性關(guān)門電阻ROFF：保證TTL與非門關(guān)閉，輸出為標(biāo)準(zhǔn)高電平時(shí)，所允許的RI最大值。一般ROFF=0.8kΩ。RI＜ROFF時(shí)，與非門輸出高電平；

RI＞ROFF時(shí)，與非門輸出低電平。當(dāng)前第58頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性開門電阻RON：保證TTL與非門導(dǎo)通，輸出為標(biāo)準(zhǔn)低電平時(shí)，所允許的RI最小值。一般RON=2kΩ。當(dāng)前第59頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性輸入負(fù)載特性是TTL與非門特有的，不能用于ECL和CMOS門。TTL門的四種系列的ROFF和RON的值也不全一樣。T1000、T2000、T3000系列相差不多，輸入電阻1kΩ左右。但是T4000系列差別很大，輸入電阻增加到8kΩ左右，與非門才從輸出高電平變成低電平。當(dāng)前第60頁\共有86頁\編于星期六\16點(diǎn)⑵TTL與非門的輸入特性與非門多余端的處理：輸入信號(hào)數(shù)目少于與非門輸入端個(gè)數(shù)，出現(xiàn)多余端。與非門輸入端懸空相當(dāng)于接高電平。在實(shí)際使用時(shí)，多余端不采用懸空的方法，以防干擾信號(hào)從懸空的輸入端引入。通常把多余輸入端接電源的正端或固定高電平，或者并聯(lián)使用.當(dāng)前第61頁\共有86頁\編于星期六\16點(diǎn)⑶TTL與非門的輸出特性TTL與非門實(shí)際工作時(shí)，輸出端總要接負(fù)載，產(chǎn)生負(fù)載電流，此電流也在影響輸出電壓的大小。輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。輸出電壓有高電平、低電平兩種狀態(tài)，所以有兩種輸出特性。當(dāng)前第62頁\共有86頁\編于星期六\16點(diǎn)⑶TTL與非門的輸出特性當(dāng)與非門輸入全為高電平時(shí)，輸出為低電平。T1管倒置工作，T2、T5管飽和導(dǎo)通，T3管微導(dǎo)通，T4管截止。這時(shí)輸出級(jí)等效電路如圖2-10(a)所示，即為一個(gè)三極管，其基極電流很大，負(fù)載電流方向是流入三極管T5的集電極，故稱為灌電流負(fù)載。①輸出為低電平時(shí)的輸出特性

當(dāng)前第63頁\共有86頁\編于星期六\16點(diǎn)⑶TTL與非門的輸出特性①輸出為低電平時(shí)的輸出特性

其輸出特性是一個(gè)三極管在基極電流為某一值時(shí)共射極接法的輸出特性曲線如圖2-10(b)所示。T5飽和，其導(dǎo)通電阻rce很?。ㄊ畮讱W姆），所以iL增加時(shí)vO僅稍有增加，輸出低電平VOL。當(dāng)iL增加到大于某值后，T5管退出飽和進(jìn)入放大，vO迅速上升，破壞了輸出為低電平的邏輯關(guān)系，因此對(duì)灌電流值要有限制。當(dāng)前第64頁\共有86頁\編于星期六\16點(diǎn)⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性

當(dāng)與非門輸入端其中有一端為低電平時(shí)，輸出為高電平。T1管處于飽和狀態(tài)，T2、T5管截止，T3、T4管導(dǎo)通。這時(shí)輸出級(jí)等效電路如圖2-11(a)所示，負(fù)載電流方向是由輸出端流向負(fù)載，故稱為拉電流負(fù)載。當(dāng)前第65頁\共有86頁\編于星期六\16點(diǎn)⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性

在iL較小時(shí)，T5處于飽和邊緣，T4管放大，T3、T4組成的復(fù)合管有一定的放大作用，輸出特性曲線如圖2-11(b)所示。輸出電阻很小，TTL與非門的輸出電壓vO

隨iL變化不大，故輸出高電平VOH。當(dāng)iL增加到大于某值后，R4上壓降增大，VC3下降，使T3進(jìn)入深飽和，復(fù)合管跟隨器處于飽和狀態(tài)，失去跟隨作用，輸出電阻為Ri，輸出電壓vO隨負(fù)載電流的增加而迅速下降，vO≈VCC-VCES3-VBE4-iLR4。為了保證vO為標(biāo)準(zhǔn)高電平。對(duì)拉灌電流值要有限制。當(dāng)前第66頁\共有86頁\編于星期六\16點(diǎn)⑷帶負(fù)載能力TTL與非門的輸出端接上負(fù)載后，負(fù)載有灌電流負(fù)載和拉電流負(fù)載。圖2-12分別表示灌電流負(fù)載和拉電流負(fù)載。拉電流負(fù)載增加會(huì)使與非門的輸出高電平下降；灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。當(dāng)前第67頁\共有86頁\編于星期六\16點(diǎn)⑷帶負(fù)載能力電路輸出高、低電平時(shí)有輸出電阻，所以輸出的高、低電平隨負(fù)載電流改變，變化小，說明門的帶負(fù)載能力強(qiáng)。用輸出電平變化不超過某一規(guī)定值（高電平不低于高電平下限值VOHmin，低電平不高于低電平的上限值VOLmax）時(shí)的最大負(fù)載電流，來定量描述門電路的帶負(fù)載能力大小。當(dāng)前第68頁\共有86頁\編于星期六\16點(diǎn)⑷帶負(fù)載能力負(fù)載電流大，帶負(fù)載能力強(qiáng)；反之，帶負(fù)載能力弱。一個(gè)門的輸出電平有高電平、低電平之分，因此，說這個(gè)門的帶負(fù)載能力，必須綜合考慮輸出高電平時(shí)的帶負(fù)載能力和輸出低電平時(shí)的帶負(fù)載能力。當(dāng)前第69頁\共有86頁\編于星期六\16點(diǎn)⑷帶負(fù)載能力扇出系數(shù)：門電路驅(qū)動(dòng)同類門的最大數(shù)目。輸出高電平時(shí)的扇出系數(shù)

輸出低電平時(shí)的扇出系數(shù)一個(gè)門的扇出系數(shù)只能是一個(gè)。若NOH和NOL不一樣大時(shí)，應(yīng)取NOH和NOL中小的一個(gè)。當(dāng)前第70頁\共有86頁\編于星期六\16點(diǎn)⒋TTL與非門的動(dòng)態(tài)特性⑴平均傳輸延遲時(shí)間二極管、三極管存在開關(guān)時(shí)間，由二極管和三極管構(gòu)成的TTL電路的狀態(tài)轉(zhuǎn)換需要一定的時(shí)間，即輸出不能立即響應(yīng)輸入信號(hào)的變化，而有一定的延遲。如圖2-13所示。而電阻、二極管、三極管等元器件寄生電容的存在，還會(huì)使輸出電壓波形的上升沿和下降沿變得不那么陡。導(dǎo)通傳輸延遲時(shí)間截止傳輸延遲時(shí)間平均傳輸延遲時(shí)間傳輸延遲時(shí)間小，表明門的工作速度可以高，反之，門的工作速度必須降低。當(dāng)前第71頁\共有86頁\編于星期六\16點(diǎn)⒋TTL與非門的動(dòng)態(tài)特性⑵動(dòng)態(tài)尖峰電流

靜態(tài)時(shí)TTL與非門電路的電源電流比較小，在10mA左右。在動(dòng)態(tài)情況下，由于T5工作在深飽和狀態(tài)，T4必定在T5截止之前就導(dǎo)通了。這樣就出現(xiàn)了瞬間T4和T5都導(dǎo)通的狀態(tài)。這一瞬間電源電流比靜態(tài)時(shí)的電源電流大，但持續(xù)時(shí)間較短，故稱之為尖峰電流或浪涌電流。輸出由高電平變?yōu)榈碗娖綍r(shí)，也會(huì)出現(xiàn)T4、T5都導(dǎo)通，導(dǎo)致ICC出現(xiàn)尖峰。當(dāng)前第72頁\共有86頁\編于星期六\16點(diǎn)⒋TTL與非門的動(dòng)態(tài)特性⑵動(dòng)態(tài)尖峰電流

如圖2-14所示。在工作頻率較高時(shí)，尖峰電流對(duì)電源平均電流影響不可忽略。它使電源的平均電流增大，這就要求加大電源的容量。電源的尖峰電流在電路內(nèi)部流通時(shí)，會(huì)在電源線和地線上產(chǎn)生電壓降，形成一個(gè)干擾源，為此，要采取合理的接地和去耦措施，使之在允許范圍內(nèi)。當(dāng)前第73頁\共有86頁\編于星期六\16點(diǎn)2.3其他類型的TTL門電路TTL門電路除了與非門外，還有其它邏輯功能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開路門和三態(tài)門等，還有與擴(kuò)展器、或擴(kuò)展器和與或擴(kuò)展器等。主要介紹集電極開路門和三態(tài)門。當(dāng)前第74頁\共有86頁\編于星期六\16點(diǎn)⒈集電極開路門(OC門)線與：把幾個(gè)邏輯門的輸出端直接連在一起實(shí)現(xiàn)邏輯與。TTL與非門直接線與出現(xiàn)的問題：F1=1，F(xiàn)2=0就會(huì)在電源和地之間形成一個(gè)低阻通路，破壞了邏輯關(guān)系，而且還會(huì)把截止門中的導(dǎo)通管T4燒壞。

當(dāng)前第75頁\共有86頁\編于星期六\16點(diǎn)⒈集電極開路門(OC門)⑴集電極開路門(OC門)①電路結(jié)構(gòu)：把TTL與非門電路的推拉輸出級(jí)改為三極管集電極開路輸出,稱為集電極開路(OpenCollector)門電路。RL上拉電阻當(dāng)前第76頁\共有86頁\編于星期六\16點(diǎn)⒈集電極開路門(OC門)⑴集電極開路門(OC門)邏輯符號(hào)如圖(b)所示。

邏輯功能：幾個(gè)OC門的輸出端直接并聯(lián)后可共用一個(gè)集電極負(fù)載電阻RL和電源VCC。只要恰當(dāng)?shù)剡x擇電源電壓和負(fù)載電阻，就可以保證輸出電平的高、低要求，而又有效地防止輸出管電流過大。當(dāng)前第77頁\共有86頁\編于星期六\16點(diǎn)⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇利用OC門可以實(shí)現(xiàn)線與功能。當(dāng)有m個(gè)OC門直接并聯(lián)，并帶有n個(gè)與非門作負(fù)載時(shí)，只要公共外接負(fù)載電阻RL選擇適當(dāng)，就可以保證輸出高電平不低于規(guī)定的VOHmin值；又可以保證輸出低電平不高于規(guī)定的VOLmax。而且也不會(huì)在電源和地之間形成低阻通路。當(dāng)前第78頁\共有86頁\編于星期六\16點(diǎn)⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇若m個(gè)OC與非門的輸出都為高電平直接并聯(lián)，則線與結(jié)果為高電平，如圖2-17所示。為保證并聯(lián)輸出高電平不低于規(guī)定的VOHmin值，則要求RL取值不能太大，才能保證VCC-IRLRL≥VOHmin。OC門個(gè)數(shù)TTL與非門輸入端的個(gè)數(shù)OC門輸出管截止時(shí)的漏電流負(fù)載門每個(gè)輸入端為高電平時(shí)的輸入漏電流IRL=mIOH+pIIHVCC-(mIOH+pIIH)RL≥VOHmin

RL最大值RLmax為：