寄存器與計(jì)數(shù)器1第1頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.1寄存器與移位寄存器

主要內(nèi)容：

觸發(fā)器構(gòu)成的寄存器集成寄存器74LS374/74HC374/74HCT374移位寄存器的五種輸入輸出方式觸發(fā)器構(gòu)成的移位寄存器4位集成移位寄存器74LS194移位寄存器的應(yīng)用舉例第2頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.1.1寄存器

在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器

。上述寄存器的寄存時(shí)間？10101010第3頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月

集成寄存器74LS175第4頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月課外查資料：了解集成寄存器74LS373與74LS374。74LS175真值表第5頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.1.2移位寄存器

移位寄存器的5種輸入輸出方式：（a）串行輸入/右移/串行輸出

（b）串行輸入/左移/串行輸出第6頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（c）并行輸入/串行輸出

（d）串行輸入/并行輸出

第7頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（e）并行輸入/并行輸出

第8頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第9頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月1.串行輸入/串行輸出/并行輸出移位寄存器：下圖所示為邊沿D觸發(fā)器組成的4位串行輸入/串行輸出移位寄存器。串行輸入1010第10頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（a）寄存器清零0000000第11頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（c）第2個(gè)CP脈沖之后（d）第3個(gè)CP脈沖之后0000第12頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（e）第4個(gè)CP脈沖之后1010第13頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-1對(duì)于圖6-4所示移位寄存器，畫出下圖所示輸入數(shù)據(jù)和時(shí)鐘脈沖波形情況下各觸發(fā)器輸出端的波形。設(shè)寄存器的初始狀態(tài)全為0。第14頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月2.集成電路移位寄存器常用集成電路移位寄存器為74LS194，其邏輯符號(hào)和引腳圖如圖所示。

第15頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第16頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-2利用兩片集成移位寄存器74LS194擴(kuò)展成一個(gè)8位移位寄存器。

第17頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-3由集成移位寄存器74LS194和非門組成的脈沖分配器電路如圖所示，試畫出在CP脈沖作用下移位寄存器各輸出端的波形。第18頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.2異步N進(jìn)制計(jì)數(shù)器主要內(nèi)容：異步n位二進(jìn)制加、減計(jì)數(shù)器電路異步n位二進(jìn)制計(jì)數(shù)器電路的構(gòu)成方法異步3進(jìn)制加計(jì)數(shù)器電路異步6進(jìn)制加計(jì)數(shù)器電路異步非二進(jìn)制計(jì)數(shù)器電路的構(gòu)成方法第19頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月

能夠?qū)斎朊}沖個(gè)數(shù)進(jìn)行計(jì)數(shù)的電路稱為計(jì)數(shù)器。一般將待計(jì)數(shù)的脈沖作為CP脈沖。電路結(jié)構(gòu)：觸發(fā)器＋門電路。N個(gè)觸發(fā)器可表示N位二進(jìn)制數(shù)。第20頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器······第21頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.2.1異步n位二進(jìn)制計(jì)數(shù)器

1.異步2位二進(jìn)制加計(jì)數(shù)器第22頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月工作原理分析第23頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月異步2位二進(jìn)制減計(jì)數(shù)器第24頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月2.異步n位二進(jìn)制計(jì)數(shù)器其構(gòu)成具有一定的規(guī)律：(a)異步n位二進(jìn)制計(jì)數(shù)器由n個(gè)觸發(fā)器組成，每個(gè)觸發(fā)器均接成T′觸發(fā)器。(b)各個(gè)觸發(fā)器之間采用級(jí)聯(lián)方式，其連接形式由計(jì)數(shù)方式（加或減）和觸發(fā)器的邊沿觸發(fā)方式（上升沿或下降沿）共同決定。例子第25頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.2.2異步非二進(jìn)制計(jì)數(shù)器1.異步3進(jìn)制加計(jì)數(shù)器異步3進(jìn)制加計(jì)數(shù)器以異步2位二進(jìn)制加計(jì)數(shù)器為基礎(chǔ)構(gòu)成。要實(shí)現(xiàn)這一點(diǎn)，必須使用帶異步清零端的觸發(fā)器。計(jì)數(shù)脈沖Q1Q00001012103114（再循環(huán)）00計(jì)數(shù)脈沖Q1Q00001012103（再循環(huán)）00第26頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月異步3進(jìn)制加計(jì)數(shù)器電路如下計(jì)數(shù)到11的瞬間就清零110第27頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月異步3進(jìn)制加計(jì)數(shù)器輸出波形：第28頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月2.異步非二進(jìn)制計(jì)數(shù)器構(gòu)成方式與上述3進(jìn)制計(jì)數(shù)器一樣，即采用“反饋清零”法。

如：異步6進(jìn)制加計(jì)數(shù)器電路可在3位2進(jìn)制加計(jì)數(shù)器電路基礎(chǔ)上實(shí)現(xiàn)。第29頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月異步6進(jìn)制加計(jì)數(shù)器電路計(jì)數(shù)到110的瞬間就清零1100第30頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.3同步N進(jìn)制計(jì)數(shù)器主要內(nèi)容：同步2位二進(jìn)制加、減計(jì)數(shù)器電路同步3位二進(jìn)制加、減計(jì)數(shù)器電路同步n位二進(jìn)制計(jì)數(shù)器電路的構(gòu)成方式同步5進(jìn)制加計(jì)數(shù)器電路同步10進(jìn)制加法計(jì)數(shù)器電路第31頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.3.1同步n位二進(jìn)制計(jì)數(shù)器1.同步2位二進(jìn)制計(jì)數(shù)器

第32頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月工作原理分析第33頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月2.同步3位二進(jìn)制計(jì)數(shù)器

第34頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第35頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月3.同步n位二進(jìn)制計(jì)數(shù)器計(jì)數(shù)器的構(gòu)成具有一定的規(guī)律，可歸納如下：

（a）同步n位二進(jìn)制計(jì)數(shù)器由n個(gè)JK觸發(fā)器組成；（b）各個(gè)觸發(fā)器之間采用級(jí)聯(lián)方式，第一個(gè)觸發(fā)器的輸入信號(hào)J0＝K0＝1，其它觸發(fā)器的輸入信號(hào)由計(jì)數(shù)方式?jīng)Q定。

第36頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月如果是加計(jì)數(shù)器則為：如果是減計(jì)數(shù)器則為：第37頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.3.2同步非二進(jìn)制計(jì)數(shù)器

同步非2n進(jìn)制計(jì)數(shù)器的電路構(gòu)成沒有規(guī)律可循，可采取“觀察”法，其具體構(gòu)成過(guò)程見書p158第38頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月

1.同步5進(jìn)制加法計(jì)數(shù)器

第39頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月2.同步10進(jìn)制加計(jì)數(shù)器電路第40頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.4集成計(jì)數(shù)器主要內(nèi)容：同步二進(jìn)制加計(jì)數(shù)器74LS161的邏輯功能同步十進(jìn)制加/減計(jì)數(shù)器74LS192的邏輯功能異步二進(jìn)制加法計(jì)數(shù)器74LS93的邏輯功能異步十進(jìn)制加法計(jì)數(shù)器74LS90的邏輯功能采用74LS161構(gòu)成小于16的任意進(jìn)制加計(jì)數(shù)器采用74LS90構(gòu)成小于10的任意進(jìn)制加計(jì)數(shù)器采用兩片74LS161構(gòu)成小于256的任意進(jìn)制加法計(jì)數(shù)器采用兩片74LS90構(gòu)成小于100的任意進(jìn)制加法計(jì)數(shù)器第41頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.4.1集成同步二進(jìn)制計(jì)數(shù)器

其產(chǎn)品多以四位二進(jìn)制即十六進(jìn)制為主，下面以典型產(chǎn)品

74LS161為例討論。

第42頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月①異步清零。當(dāng)CLR=0時(shí)，不管其它輸入信號(hào)的狀態(tài)如何，計(jì)數(shù)器輸出將立即被置零。第43頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月②同步置數(shù)。當(dāng)CLR=1（清零無(wú)效）、LD=0時(shí)，如果有一個(gè)時(shí)鐘脈沖的上升沿到來(lái)，則計(jì)數(shù)器輸出端數(shù)據(jù)Q3～Q0等于計(jì)數(shù)器的預(yù)置端數(shù)據(jù)D3～D0。第44頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月③數(shù)據(jù)保持。當(dāng)CLR=1、LD=1，且ET·EP=0時(shí)，無(wú)論有沒有時(shí)鐘脈沖，計(jì)數(shù)器狀態(tài)將保持不變。第45頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月④加法計(jì)數(shù)。當(dāng)CLR=1、LD=1（置數(shù)無(wú)效）且ET=EP=1時(shí)，每來(lái)一個(gè)時(shí)鐘脈沖上升沿，計(jì)數(shù)器按照4位二進(jìn)制碼進(jìn)行加法計(jì)數(shù)，計(jì)數(shù)變化范圍為0000～1111。該功能為它的最主要功能。⑤進(jìn)位信號(hào)RCO=ET·Q3Q2Q1Q0。第46頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-4用74LS161構(gòu)成十二進(jìn)制加法計(jì)數(shù)器。解：（1）反饋清零法第47頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月過(guò)渡狀態(tài)1100產(chǎn)生清零信號(hào)第48頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（2）反饋置數(shù)法（假設(shè)置數(shù)0001）第49頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月0001第50頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月減計(jì)數(shù)××××HHL加計(jì)數(shù)××××HHLDCBADCBA××LLLLLL×××××××HQDQCQBQADCBACPDCPULDRD輸出預(yù)置數(shù)據(jù)輸入時(shí)鐘預(yù)置清零異步清零：異步預(yù)置數(shù)：

課外：雙時(shí)鐘4位二進(jìn)制同步可逆計(jì)數(shù)器74LS193

同步加計(jì)數(shù)：同步減計(jì)數(shù)：RD=1RD=0,LD=0RD=0,LD=1,CPD=1RD=0,LD=1,CPU=1第51頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.4.2集成同步非二進(jìn)制計(jì)數(shù)器

其產(chǎn)品多以BCD碼為主，下面以典型產(chǎn)品74LS192為例討論。

第52頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第53頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月74LS192具有以下功能：(1)CLR=1時(shí)異步清零，它為高電平有效。(2)CLR=0（異步清零無(wú)效）、LD=0時(shí)異步置數(shù)。(3)CLR=0，LD=1（異步置數(shù)無(wú)效）且減法時(shí)鐘CPD=1時(shí)，則在加法時(shí)鐘CPU上升沿作用下，計(jì)數(shù)器按照8421BCD碼進(jìn)行遞增計(jì)數(shù)：0000～1001。(4)CLR=0，LD=1且加法時(shí)鐘CPU＝1時(shí)，則在減法時(shí)鐘CPD上升沿作用下，按照8421BCD碼進(jìn)行遞減計(jì)數(shù)：1001～0000。(5)CLR=0，LD=1，且CPU＝1，CPD=1時(shí)，計(jì)數(shù)器輸出狀態(tài)保持不變。第54頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-5利用反饋置數(shù)法，用74LS192構(gòu)成七進(jìn)制加法計(jì)數(shù)器。（要求采用預(yù)置數(shù)據(jù)輸入：0010。）解：74LS192在加計(jì)數(shù)模式下的狀態(tài)轉(zhuǎn)換圖如圖所示，

第55頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第56頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.4.3集成異步二進(jìn)制計(jì)數(shù)器

集成異步二進(jìn)制計(jì)數(shù)器在基本異步計(jì)數(shù)器的基礎(chǔ)上增加了一些輔助電路，以擴(kuò)展其功能。典型產(chǎn)品是74LS93。

第57頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（1）觸發(fā)器A為獨(dú)立的1位二進(jìn)制計(jì)數(shù)器；（2）觸發(fā)器B、C、D三級(jí)為獨(dú)立的3位二進(jìn)制計(jì)數(shù)器（即八進(jìn)制）；（3）將兩者級(jí)聯(lián)可構(gòu)成4位二進(jìn)制計(jì)數(shù)器（即十六進(jìn)制）；第58頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月(4)計(jì)數(shù)器為異步清零，R0(1)、R0(2)是清零輸入端，且高電平有效。因此，74LS93實(shí)際上是一個(gè)二－八－十六進(jìn)制異步加法計(jì)數(shù)器，采用反饋清零法可構(gòu)成小于十六的任意進(jìn)制異步加法計(jì)數(shù)器。第59頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第60頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-674LS93的內(nèi)部電路如圖所示，采用下面兩種不同的級(jí)聯(lián)方式所構(gòu)成的計(jì)數(shù)器有何不同？（1）計(jì)數(shù)脈沖從CPA輸入，QA連接到CPB；（2）計(jì)數(shù)脈沖從CPB輸入，QD連接到CPA；第61頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月解：上述兩種級(jí)聯(lián)方式所構(gòu)成的計(jì)數(shù)器都是4位二進(jìn)制計(jì)數(shù)器或十六進(jìn)制計(jì)數(shù)器。但計(jì)數(shù)器輸出狀態(tài)的高、低位構(gòu)成方式不同：對(duì)于級(jí)聯(lián)方式（1），二進(jìn)制計(jì)數(shù)器為低位，八進(jìn)制計(jì)數(shù)器為高位，其輸出狀態(tài)為QDQCQBQA；對(duì)于級(jí)聯(lián)方式（2），八進(jìn)制計(jì)數(shù)器為低位，二進(jìn)制計(jì)數(shù)器為高位，其輸出狀態(tài)為QAQDQCQB；第62頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.4.4集成異步非二進(jìn)制計(jì)數(shù)器

其典型產(chǎn)品是74LS90（或74LS290，兩者的邏輯功能相同，但引腳圖不同），它的內(nèi)部電路及引腳圖如圖所示。

第63頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第64頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月從圖中可以看出：（1）觸發(fā)器A為獨(dú)立的1位二進(jìn)制計(jì)數(shù)器。（2）觸發(fā)器B、C、D三級(jí)為獨(dú)立的3位五進(jìn)制計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)范圍為000～100。

第65頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（3）將二進(jìn)制和五進(jìn)制計(jì)數(shù)器級(jí)聯(lián)可構(gòu)成十進(jìn)制計(jì)數(shù)器：

如果將QA與CPB相連，CPA作為計(jì)數(shù)脈沖輸入端，如圖（a）所示，則計(jì)數(shù)器的輸出端QDQCQBQA為8421BCD碼十進(jìn)制計(jì)數(shù)器。

第66頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月工作原理分析第67頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月如果將QD與CPA相連，CPB作計(jì)數(shù)脈沖輸入端，如圖（b）所示，則輸出端QAQDQCQB為5421BCD碼十進(jìn)制計(jì)數(shù)器。第68頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月工作原理分析第69頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月74LS90具有以下功能：（1）異步清零。（2）異步置9。（3）正常計(jì)數(shù)。（4）保持不變。第70頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-7分別采用反饋清零法和反饋置9法，用74LS90構(gòu)成8421BCD碼的8進(jìn)制加法計(jì)數(shù)器。解：（1）采用反饋清零法。第71頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月（2）采用反饋置9法。首先連接成8421BCD碼十進(jìn)制計(jì)數(shù)器，然后在此基礎(chǔ)上采用反饋置9法。8進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)狀態(tài)為1001、0000～0110，其狀態(tài)轉(zhuǎn)換圖如圖（a）所示。

第72頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月第73頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月練習(xí):下圖是幾進(jìn)制計(jì)數(shù)器?答:8進(jìn)制QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS901000為過(guò)渡狀態(tài)，故輸出端狀態(tài)的變化范圍:0000~0111第74頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月練習(xí):下圖是幾進(jìn)制計(jì)數(shù)器?答:7進(jìn)制QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS90&第75頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月練習(xí)：用一片74LS90設(shè)計(jì)九進(jìn)制計(jì)數(shù)器QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS90第76頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月6.4.5集成計(jì)數(shù)器的擴(kuò)展

將兩片計(jì)數(shù)器（分別為模n和模m）相串接，可擴(kuò)展為N=n×m

的計(jì)數(shù)器。在此基礎(chǔ)上再利用前面介紹的反饋清零或反饋置數(shù)的方法，可構(gòu)成小于N=n×m的任意進(jìn)制計(jì)數(shù)器。

例6-8用兩片74LS161構(gòu)成256進(jìn)制加法計(jì)數(shù)器。

解：74LS161有專門的進(jìn)位信號(hào)RCO，每片接成十六進(jìn)制，兩片之間串接方式有兩種：

第77頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月兩片之間串接方式第78頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月

注意：如果直接將低位片的進(jìn)位信號(hào)RCO作為高位片的時(shí)鐘脈沖，則當(dāng)?shù)?5個(gè)計(jì)數(shù)脈沖到來(lái)后，低位片輸出狀態(tài)將變成1111，使其RCO由0變?yōu)?，高位片就開始計(jì)數(shù)一次。這時(shí)，雖然仍是256進(jìn)制計(jì)數(shù)器，但計(jì)數(shù)狀態(tài)順序發(fā)生了變化。下面的時(shí)序波形圖清楚地說(shuō)明了這一點(diǎn)。

第79頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月例6-9用兩片74LS161構(gòu)成204進(jìn)制加法計(jì)數(shù)器。解：首先將兩片74LS161串接構(gòu)成256進(jìn)制加法計(jì)數(shù)器，然后在此基礎(chǔ)上采用“整體反饋清零”或“整體反饋置數(shù)”方法構(gòu)成小于256的任意進(jìn)制加法計(jì)數(shù)器。

第80頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月圖6-45例6-9：60進(jìn)制加法計(jì)數(shù)器

第81頁(yè)，課件共87頁(yè)，創(chuàng)作于2023年2月

例6-10用兩片74LS90構(gòu)成8421BCD碼的60進(jìn)制加法計(jì)數(shù)器。

解：首先將每片74LS90連接成8421B