一位全加器實驗_第1頁
一位全加器實驗_第2頁
一位全加器實驗_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

PAGE實驗1一位全加器（綜合驗證性）一、目的掌握組合邏輯電路，使用74LS00“與非門”電路構(gòu)成一位全加器組合邏輯電路。掌握組合邏輯電路的基本概念和結(jié)構(gòu)。二、要求：使用與非門構(gòu)成一位全加器組合邏輯電路。實驗報告包括：1、畫出一位全加器邏輯電路圖；正確標出集成電路引腳。74LS00“與非門”電路引腳名稱：2、標上門電路腳號，連接邏輯電路；發(fā)光管1101103、模擬輸入Ai、Bi、Ci，記載Si、Ci-1實驗結(jié)果。AiBiCiSiCi-1三、實驗設(shè)備和集成電路1、數(shù)字邏輯實驗板一塊。2、3片74LS00，連結(jié)導線50根。四、考核方式1、邏輯電路圖應當整潔、規(guī)范。2、實驗前作好充分實驗準備。3、數(shù)字邏輯實驗課是一項實踐性很強的教學課程?？己说闹攸c是電路連接，調(diào)試和測試的實踐性環(huán)節(jié)?？疾鞂W生在實驗中的動手能力和事實求是的科學態(tài)度。核心是檢查是否能夠?qū)嶋H完成一位全加器數(shù)字邏輯電路，并電路運行正確作為重要標準。在電路連接，調(diào)試和測試完成后，經(jīng)老師檢查確認滿足實驗要求，學生簽字，遞交報告書，方可通過實驗一的驗收。五、連接，調(diào)試和測試組合邏輯電路參考事項注意如下：1、實驗開始時，檢查并確定實驗設(shè)備上的集成電路是否符合要求。2、導線在插孔中一定要牢固接觸。集成電路引腳與引腳之間的連線一定要良好接觸。連線在面包板上排列整齊，連線的轉(zhuǎn)彎成直角。連線不要飛線。3、在組合邏輯電路連線時，為了防止連線時出錯，可以在每連接一根線以后，在組合邏輯

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論