第10章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件學(xué)習(xí)要點(diǎn)：熟悉常用ROM的內(nèi)部結(jié)構(gòu)和使用方法熟悉常用RAM的內(nèi)部結(jié)構(gòu)和使用方法掌握存儲(chǔ)器容量的擴(kuò)展方法（字、位）了解可編程邏輯器件：PLD、PAL、GAL2020/12/271第10章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件學(xué)習(xí)要點(diǎn)：2020/第10章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件10.1半導(dǎo)體存儲(chǔ)器10.2可編程邏輯器件退出2020/12/272第10章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件10.1半導(dǎo)體存精品資料精品資料你怎么稱(chēng)呼老師？如果老師最后沒(méi)有總結(jié)一節(jié)課的重點(diǎn)的難點(diǎn)，你是否會(huì)認(rèn)為老師的教學(xué)方法需要改進(jìn)？你所經(jīng)歷的課堂，是講座式還是討論式？教師的教鞭“不怕太陽(yáng)曬，也不怕那風(fēng)雨狂，只怕先生罵我笨，沒(méi)有學(xué)問(wèn)無(wú)顏見(jiàn)爹娘……”“太陽(yáng)當(dāng)空照，花兒對(duì)我笑，小鳥(niǎo)說(shuō)早早早……”半導(dǎo)體存儲(chǔ)器和可編程邏輯器件-ppt課件精品資料5精品資料5你怎么稱(chēng)呼老師？如果老師最后沒(méi)有總結(jié)一節(jié)課的重點(diǎn)的難點(diǎn)，你是否會(huì)認(rèn)為老師的教學(xué)方法需要改進(jìn)？你所經(jīng)歷的課堂，是講座式還是討論式？教師的教鞭“不怕太陽(yáng)曬，也不怕那風(fēng)雨狂，只怕先生罵我笨，沒(méi)有學(xué)問(wèn)無(wú)顏見(jiàn)爹娘……”“太陽(yáng)當(dāng)空照，花兒對(duì)我笑，小鳥(niǎo)說(shuō)早早早……”6610.1半導(dǎo)體存儲(chǔ)器10.1.1只讀存儲(chǔ)器（ROM）10.1.2隨機(jī)存儲(chǔ)器（RAM）10.1.3存儲(chǔ)器容量的擴(kuò)展退出2020/12/27710.1半導(dǎo)體存儲(chǔ)器10.1.1只讀存儲(chǔ)器（ROM）

半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值信息（或稱(chēng)為二值的數(shù)據(jù)）的半導(dǎo)體器件。在電子計(jì)算機(jī)以及其他的一些數(shù)字系統(tǒng)的工作過(guò)程中，都需要對(duì)大量的數(shù)據(jù)進(jìn)行存儲(chǔ)。因此，存儲(chǔ)器也就成了這些數(shù)字系統(tǒng)不可缺少的組成部分。半導(dǎo)體存儲(chǔ)器的種類(lèi)很多，首先從存、取功能上可以分為只讀存儲(chǔ)器（Read-onlyMemory，簡(jiǎn)稱(chēng)ROM）和隨機(jī)存儲(chǔ)器（RandomAccessMemory，簡(jiǎn)稱(chēng)RAM）兩大類(lèi)。2020/12/278半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值信息（或稱(chēng)為10.1.1只讀存儲(chǔ)器（ROM）1．ROM的結(jié)構(gòu)圖10-1ROM的結(jié)構(gòu)主要由地址譯碼器、存儲(chǔ)體及讀出電路等三部分組成。2020/12/27910.1.1只讀存儲(chǔ)器（ROM）1．ROM的結(jié)構(gòu)圖10-

地址譯碼器的作用是將輸入的地址譯碼成相應(yīng)的控制信息，利用這個(gè)控制信號(hào)從存儲(chǔ)矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到讀出電路。

存儲(chǔ)矩陣中字線和位線交叉處能存儲(chǔ)一位二進(jìn)制信息的電路叫做一個(gè)存儲(chǔ)元。而一個(gè)字線所對(duì)應(yīng)的m個(gè)存儲(chǔ)元的總體叫作一個(gè)存儲(chǔ)單元。ROM中的存儲(chǔ)元不用觸發(fā)器而用一個(gè)半導(dǎo)體二極管或三極管，但更多的是由MOS場(chǎng)效應(yīng)管組成。這種存儲(chǔ)元雖然寫(xiě)入不方便，但電路結(jié)構(gòu)簡(jiǎn)單，有利于提高集成度。2020/12/2710地址譯碼器的作用是將輸入的地址譯碼成相應(yīng)的控

讀出電路的作用有兩個(gè)：一是提高存儲(chǔ)器的帶負(fù)載能力；二是實(shí)現(xiàn)對(duì)輸出狀態(tài)的三態(tài)控制，以便于系統(tǒng)的總線聯(lián)結(jié)。通常用位（bit）和字節(jié)（Byte）作為存儲(chǔ)器的存儲(chǔ)單位。

位用來(lái)表示一個(gè)二進(jìn)制信息的0和1，是最小的存儲(chǔ)單位。在微型計(jì)算機(jī)中信息大多是以字節(jié)形式存放的。一個(gè)字節(jié)由8個(gè)信息位組成，字是計(jì)算機(jī)進(jìn)行數(shù)據(jù)處理時(shí)，一次存取、加工和傳遞的一組二進(jìn)制位，它的長(zhǎng)度是字長(zhǎng)。字長(zhǎng)是衡量計(jì)算機(jī)性能的一個(gè)重要指標(biāo)2020/12/2711讀出電路的作用有兩個(gè)：一是提高存儲(chǔ)器的帶負(fù)載2．掩模只讀存儲(chǔ)器

掩模只讀存儲(chǔ)器中的信息是在制造時(shí)存入的，存儲(chǔ)的數(shù)據(jù)是由制作過(guò)程中使用的掩模板決定的，產(chǎn)品出廠后用戶(hù)無(wú)法作任何的改動(dòng)。掩模只讀存儲(chǔ)器適用于需要大批量生產(chǎn)而使用中又不需要改動(dòng)存儲(chǔ)的信息的場(chǎng)合。2020/12/27122．掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器中的信息是在3．可改寫(xiě)型ROM（EPROM）

EPROM器件是一種可擦除、可重新編程的只讀存儲(chǔ)器，因而在需要經(jīng)常修改ROM中內(nèi)容的場(chǎng)合，它便成為一種比較理想的器件

往EPROM寫(xiě)入信息時(shí)，要用專(zhuān)門(mén)的設(shè)備，在相關(guān)引腳加的編程電壓，然后信息從編程脈沖引腳寫(xiě)入EPROM內(nèi)部。

對(duì)已寫(xiě)入信息的EPROM，如須改寫(xiě)，可用專(zhuān)用的紫外線燈照射除去膠帶的石英蓋板，經(jīng)10～20min則芯片中寫(xiě)入的內(nèi)容全部消失，又可以重新寫(xiě)入需要的信息。2020/12/27133．可改寫(xiě)型ROM（EPROM）EPROM以2716芯片為例介紹它的使用方法:圖10-22716的引腳圖（1）:地址輸入線。（2）：雙向三態(tài)數(shù)據(jù)線。正常工作時(shí)為輸出線，編程寫(xiě)入時(shí)為數(shù)據(jù)的輸入線。（3）和GND：分別接工作電源電壓+5V和地。（4）：編程電壓輸入引腳。（5）：芯片片選引腳/編程脈沖輸入引腳分時(shí)復(fù)用，正常工作時(shí)作為芯片片選引腳，編程時(shí)作為編程脈沖輸入引腳。（6）：數(shù)據(jù)輸出允許信號(hào)。2020/12/2714以2716芯片為例介紹它的使用方法:圖10-2271芯片的工作方式由、和的不同組合所決定，如表10-1所示引腳工作方式Vpp（V）數(shù)據(jù)線D7～D0狀態(tài)讀出00+5讀出的數(shù)據(jù)未選中×1+5高阻待機(jī)1×+5高阻編程（寫(xiě)入）1+25寫(xiě)入的數(shù)據(jù)禁止編程01+25高阻校驗(yàn)讀出01+25讀出校驗(yàn)數(shù)據(jù)CE2020/12/2715芯片的工作方式由、4．電可改寫(xiě)型ROM（E2PROM）

EPROM只能整體擦除，不能單一個(gè)存儲(chǔ)單元獨(dú)立地擦除，而且擦除操作較麻煩。為克服這些缺點(diǎn)，又研制成了可以用電信號(hào)擦除的可編程ROM，這就是通常所說(shuō)的E2PROM。

在E2PROM中，Intel公司的芯片2816A、2817A和2864A等較常用。圖10-3是常用E2PROM的芯片引腳圖。2020/12/27164．電可改寫(xiě)型ROM（E2PROM）EPR圖10-3常用E2PROM引腳圖2020/12/2717圖10-3常用E2PROM引腳圖2020/12/27175．快閃存儲(chǔ)器（FlashMemory）

快閃存儲(chǔ)器是一種快速在線電修改、且掉電非易失性存儲(chǔ)器。

快閃存儲(chǔ)器以供電電壓的不同，大體可以分為兩大類(lèi)：一類(lèi)是從用紫外線擦除的EPROM發(fā)展而來(lái)的需要用高壓（12V）編程的器件，通常需要雙電源（芯片電源、擦除/編程電源）供電，型號(hào)序列為28F系列；另一類(lèi)是從5V編程、以E2PROM為基礎(chǔ)的器件，它只需要單一電源供電，其型號(hào)序列通常為29C系列（有的序列號(hào)也不完全統(tǒng)一）。2020/12/27185．快閃存儲(chǔ)器（FlashMemory）6．ROM在組合邏輯設(shè)計(jì)中的應(yīng)用

用ROM實(shí)現(xiàn)組合邏輯的基本原理可從存儲(chǔ)器和與或邏輯網(wǎng)絡(luò)兩個(gè)角度來(lái)理解。用ROM實(shí)現(xiàn)組合邏輯函數(shù)時(shí)，具體的做法就是將邏輯函數(shù)的輸入變量作為ROM的地址輸入，將每組輸出對(duì)應(yīng)的函數(shù)值作為數(shù)據(jù)寫(xiě)入相應(yīng)的存儲(chǔ)單元中即可，這樣按地址讀出的數(shù)據(jù)便是相應(yīng)的函數(shù)值。2020/12/27196．ROM在組合邏輯設(shè)計(jì)中的應(yīng)用用ROM實(shí)

從與或邏輯網(wǎng)絡(luò)的角度看，ROM中的地址譯碼器形成了輸入變量的所有最小項(xiàng)，即實(shí)現(xiàn)了邏輯變量的與運(yùn)算。ROM中的存儲(chǔ)矩陣實(shí)現(xiàn)了最小項(xiàng)的或運(yùn)算，即形成了各個(gè)邏輯函數(shù)。圖10-4ROM的與或陣列圖

（a）框圖；（b）符號(hào)矩陣2020/12/2720從與或邏輯網(wǎng)絡(luò)的角度看，ROM中的地址譯碼器

如圖10-4所示，其中圖10-4（a）為ROM的框圖，圖10-4（b）為ROM的符號(hào)矩陣圖。在圖10-4（b）中，與陣列中的小圓點(diǎn)表示各邏輯變量之間的與運(yùn)算，或陣列中的小圓點(diǎn)表示個(gè)最小項(xiàng)之間的或運(yùn)算。

由圖10-4可知，用ROM實(shí)現(xiàn)邏輯函數(shù)時(shí)，需列出它的真值表或最小項(xiàng)表達(dá)式，然后畫(huà)出ROM的符號(hào)矩陣圖。工廠根據(jù)用戶(hù)提供的符號(hào)矩陣圖，便可生產(chǎn)出所需的ROM。利用ROM不僅可實(shí)現(xiàn)邏輯函數(shù)（特別是多輸出函數(shù)），而且可以用作序列信號(hào)發(fā)生器字符發(fā)生器以及存放各種數(shù)學(xué)函數(shù)表（如快速乘法表、指數(shù)表、對(duì)數(shù)表及三角函數(shù)表等）。2020/12/2721如圖10-4所示，其中圖10-4（a）

用ROM實(shí)現(xiàn)邏輯函數(shù)一般按以下步驟進(jìn)行：（1）根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)，確定ROM容量，選擇合適的ROM。（2）寫(xiě)出邏輯函數(shù)的最小項(xiàng)表達(dá)式，畫(huà)出ROM陣列圖。（3）根據(jù)陣列圖對(duì)ROM進(jìn)行編程?！纠?0-1】用ROM實(shí)現(xiàn)四位二進(jìn)制碼到格雷碼的轉(zhuǎn)換。

2020/12/2722用ROM實(shí)現(xiàn)邏輯函數(shù)一般按以下步驟進(jìn)行：【例10-解：（1）輸入是四位二進(jìn)制碼，輸出是四位格雷碼，故選用容量為的ROM。（2）列出四位二進(jìn)制碼轉(zhuǎn)換位格雷碼的真值表，如表10-2所示。由可寫(xiě)出下列最小項(xiàng)表達(dá)式為2020/12/2723解：（1）輸入是四位二進(jìn)制碼，輸出是四位格雷碼，故選用容量為二進(jìn)制數(shù)（存儲(chǔ)地址）B3

B2

B1

B0格雷碼（存放數(shù)據(jù)）G3

G2

G1

G00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0表10-2四位二進(jìn)制碼轉(zhuǎn)換為四位格雷碼陣列圖

2020/12/2724二進(jìn)制數(shù)（存儲(chǔ)地址）格雷碼（存放數(shù)據(jù)）0 0 0 00 0 （3）可畫(huà)出四位二進(jìn)制碼—格雷碼轉(zhuǎn)換器的ROM符號(hào)矩陣，如圖10-5所示。圖10-5四位二進(jìn)制碼轉(zhuǎn)換為四位格雷碼陣列圖2020/12/2725（3）可畫(huà)出四位二進(jìn)制碼—格雷碼轉(zhuǎn)換器的ROM符號(hào)矩陣，如圖10.1.2隨機(jī)存儲(chǔ)器（RAM）

隨機(jī)存儲(chǔ)器與只讀存儲(chǔ)器的根本區(qū)別在于，正常工作狀態(tài)下就可以隨時(shí)向存儲(chǔ)器里寫(xiě)入數(shù)據(jù)或從中讀出數(shù)據(jù)。根據(jù)所采用的存儲(chǔ)單元工作原理的不同，又將隨機(jī)存儲(chǔ)器分為靜態(tài)存儲(chǔ)器（StaticRandomAccessMemory，簡(jiǎn)稱(chēng)SRAM）和動(dòng)態(tài)存儲(chǔ)器（DynamicRandomAccessMemory，簡(jiǎn)稱(chēng)DRAM）。由于動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元的結(jié)構(gòu)非常簡(jiǎn)單，所以它能達(dá)到的集成度遠(yuǎn)高于靜態(tài)存儲(chǔ)器。但是動(dòng)態(tài)存儲(chǔ)器的存取速度不如靜態(tài)存儲(chǔ)器快。2020/12/272610.1.2隨機(jī)存儲(chǔ)器（RAM）隨機(jī)存儲(chǔ)1．靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）

SRAM主要是由存儲(chǔ)矩陣、地址譯碼器和讀/寫(xiě)控制電路三部分組成，三部分的功能和作用類(lèi)似于ROM。圖10-6SRAM的基本結(jié)構(gòu)2020/12/27271．靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）SRAM主要是如圖10-6所示：

稱(chēng)為片選信號(hào)，當(dāng)時(shí)，RAM工作；當(dāng)時(shí)，所有I/O端均為高阻狀態(tài)，不能對(duì)RAM進(jìn)行讀/寫(xiě)操作。稱(chēng)為讀/寫(xiě)控制信號(hào)。當(dāng)時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元中的信息送到I/O端上；當(dāng)時(shí)，執(zhí)行寫(xiě)操作，加到I/O端上的數(shù)據(jù)被寫(xiě)入存儲(chǔ)單元中。靜態(tài)存儲(chǔ)單元是靠觸發(fā)器的自保功能存儲(chǔ)數(shù)據(jù)的。2020/12/2728如圖10-6所示：稱(chēng)為

常用的典型SRAM芯片Intel6116的引腳及功能框圖如圖10-7所示。圖10-76116引腳和功能框圖2020/12/2729常用的典型SRAM芯片Intel6116的引腳

6116芯片的容量是2K8位，有2048個(gè)存儲(chǔ)單元，需要11根地址線，7根用于行地址譯碼輸入，4根用于列地址譯碼。6116的控制線有三條：片選、輸出允許和讀寫(xiě)控制。Intel6116存儲(chǔ)器芯片的工作過(guò)程如下：

讀出時(shí)，地址輸入線送來(lái)的地址信號(hào)經(jīng)譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元（其中有8個(gè)存儲(chǔ)位），由、、構(gòu)成讀出邏輯（，，），打開(kāi)右邊的8個(gè)三態(tài)門(mén)，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門(mén)送到輸出。2020/12/27306116芯片的容量是2K8位，有2048個(gè)存寫(xiě)入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，但、、。打開(kāi)左邊的三態(tài)門(mén)，從端輸入的數(shù)據(jù)經(jīng)三態(tài)門(mén)的輸入控制電路送到I/O電路，從而寫(xiě)到存儲(chǔ)單元的8位存儲(chǔ)體中。

當(dāng)沒(méi)有讀寫(xiě)操作時(shí)，，即片選處于無(wú)效狀態(tài)，輸入輸出三態(tài)門(mén)呈高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線隔離。2020/12/2731寫(xiě)入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)2．動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）

動(dòng)態(tài)RAM的存儲(chǔ)矩陣由動(dòng)態(tài)MOS存儲(chǔ)單元組成。動(dòng)態(tài)MOS存儲(chǔ)單元利用MOS管的柵極電容來(lái)存儲(chǔ)信息，但由于柵極電容的容量很小，而漏電流又不可能絕對(duì)等于0，所以電荷保存的時(shí)間有限。為了避免存儲(chǔ)信息的丟失，必須定時(shí)地給電容補(bǔ)充漏掉的電荷，通常把這種操作稱(chēng)為刷新或再生，因此DRAM存儲(chǔ)單元的結(jié)構(gòu)能做得非常簡(jiǎn)單，所用原件少，功耗低，因而目前已成為大容量RAM的主流產(chǎn)品。2020/12/27322．動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）動(dòng)態(tài)RAM

與靜態(tài)RAM相比，動(dòng)態(tài)RAM具有成本低、功耗小的優(yōu)點(diǎn)，適用于需要大容量數(shù)據(jù)存儲(chǔ)空間的場(chǎng)合。但動(dòng)態(tài)RAM需要刷新邏輯電路，每隔一定的時(shí)間就要將所存的信息刷新一次，以保證數(shù)據(jù)信息不丟失，所以，它的使用受到一定的限制。

2006年出現(xiàn)了一種新型的集成動(dòng)態(tài)RAM（iRAM），它將一個(gè)完整的動(dòng)態(tài)RAM系統(tǒng)包括動(dòng)態(tài)刷新硬件邏輯集成到一個(gè)芯片中，從而兼有靜態(tài)RAM、動(dòng)態(tài)RAM的優(yōu)點(diǎn)。Intel公司提供的iRAM芯片有2186、2187等。2020/12/2733與靜態(tài)RAM相比，動(dòng)態(tài)RAM具有成本低、功耗10.1.3存儲(chǔ)器容量的擴(kuò)展

在數(shù)字系統(tǒng)中，當(dāng)使用一片ROM或RAM器件不能滿(mǎn)足存儲(chǔ)容量時(shí)，必須將若干片ROM或RAM連在一起，以擴(kuò)展存儲(chǔ)容量。擴(kuò)展的方法可以通過(guò)增加位數(shù)或字?jǐn)?shù)來(lái)實(shí)現(xiàn)。1．位數(shù)的擴(kuò)展

存儲(chǔ)器芯片的字長(zhǎng)多數(shù)為一位、四位、八位等。當(dāng)實(shí)際的存儲(chǔ)系統(tǒng)的字長(zhǎng)超過(guò)存儲(chǔ)器芯片的字長(zhǎng)時(shí)，需要進(jìn)行位展。位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)。2020/12/273410.1.3存儲(chǔ)器容量的擴(kuò)展在數(shù)字系統(tǒng)圖10-8RAM的位擴(kuò)展連接法2020/12/2735圖10-8RAM的位擴(kuò)展連接法2020/12/27352．字?jǐn)?shù)的擴(kuò)展

如果每一片存儲(chǔ)器的數(shù)據(jù)位數(shù)夠用而字?jǐn)?shù)不夠用時(shí)，則需要采用字?jǐn)U展方式，將多片存儲(chǔ)器（RAM或ROM）芯片接成一個(gè)字?jǐn)?shù)更多的存儲(chǔ)器。字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制芯片的片選（）輸入端來(lái)實(shí)現(xiàn)。2020/12/27362．字?jǐn)?shù)的擴(kuò)展如果每一片存儲(chǔ)器的數(shù)據(jù)位數(shù)圖10-9RAM的字?jǐn)U展連接法2020/12/2737圖10-9RAM的字?jǐn)U展連接法2020/12/2737

圖10-9是用字?jǐn)U展方式將4片2568位的RAM擴(kuò)展為10248位RAM的系統(tǒng)框圖。圖中，譯碼器的輸入是系統(tǒng)的高位地址、，其輸出是各片RAM的片選信號(hào)。若，則RAM（2）片的，其余各片RAM的均為1，故選中第二片。如果只有第二片的信息可以讀出，送到位線上，讀出的內(nèi)容則由低位地址決定。顯然，4片RAM輪流工作，任何時(shí)候，只有一片RAM處于工作狀態(tài)，整個(gè)系統(tǒng)字?jǐn)?shù)擴(kuò)大了4倍，而字長(zhǎng)仍為8位。2020/12/2738圖10-9是用字?jǐn)U展方式將4片2568位的

ROM的字?jǐn)U展方法與上述方法相同。如果一片RAM或ROM的位數(shù)和字?jǐn)?shù)都不夠用，就需要同時(shí)采用位擴(kuò)展和字?jǐn)U展方法，用多片器件組成一個(gè)大的存儲(chǔ)器系統(tǒng)，以滿(mǎn)足對(duì)存儲(chǔ)容量的要求。2020/12/2739ROM的字?jǐn)U展方法與上述方法相同。2020/10.2可編程邏輯器件10.2.1PLD的電路表示法

10.2.2可編程陣列邏輯器件PAL10.2.3通用陣列邏輯器件GAL

退出2020/12/274010.2可編程邏輯器件10.2.1PLD的電路表示法10.2可編程邏輯器件

利用邏輯功能的特點(diǎn)將數(shù)字集成電路分類(lèi)，可以分為通用型和專(zhuān)用型兩類(lèi)。

通用型也叫做標(biāo)準(zhǔn)型或者非用戶(hù)定制器件，中、小規(guī)模數(shù)字集成電路（如74系列及其改進(jìn)系列、CC4000系列、74HC系列等）都屬于通用型數(shù)字集成電路。這類(lèi)器件價(jià)格低，性能好，邏輯功能比較簡(jiǎn)單且固定不變，但因集成度低而功能有限，構(gòu)成系統(tǒng)時(shí)靈活性差，芯片間往往有大量的連線，最終導(dǎo)致系統(tǒng)可靠性差、費(fèi)用高、功耗和體積大等缺點(diǎn)。然而這類(lèi)器件目前仍在許多場(chǎng)合下使用，不能完全淘汰。2020/12/274110.2可編程邏輯器件利用邏輯功能的特點(diǎn)

可編程邏輯器件（ProgrammableLogicDevice，簡(jiǎn)稱(chēng)PLD）屬于用戶(hù)半定制器件，它給數(shù)字系統(tǒng)設(shè)計(jì)者提供了一系列功能強(qiáng)、速度高和靈活性大的新型器件。1．PLD器件的發(fā)展概況

PLD是20世紀(jì)70年代發(fā)展起來(lái)的一種新型邏輯器件。實(shí)際上，它主要是一種與或兩級(jí)結(jié)構(gòu)的器件，其最終邏輯結(jié)構(gòu)和功能由用戶(hù)決定。PLD器件包括PROM、可編程陣列邏輯PAL（ProgrammableArrayLogic，簡(jiǎn)稱(chēng)PAL）、GAL（GenericArrayLogic，簡(jiǎn)稱(chēng)GAL）等多種結(jié)構(gòu)。2020/12/2742可編程邏輯器件（Programmable

第一個(gè)PLD器件即可編程只讀存儲(chǔ)器（PROM），于20世紀(jì)70年代初期制成。至今已經(jīng)歷了幾個(gè)發(fā)展階段。

第一階段的產(chǎn)品是把“與”陣列全部連好，而“或”陣列為可編程的熔絲PROM；“與”陣列和“或”陣列均為可編程的PLA。

第二階段為“與”陣列可編程，而“或”陣列為固定的可編程陣列邏輯器PAL。

第三階段為通用陣列邏輯GAL。

第四階段為復(fù)雜的可編程邏輯器CPLD（ComplexProgrammableLogicDevice，簡(jiǎn)稱(chēng)CPLD），將簡(jiǎn)單的PLD的概念作了進(jìn)一步的擴(kuò)展，并提高了集成度?，F(xiàn)場(chǎng)可編程門(mén)陣列FPGA（FieldProgrammableGateArray，簡(jiǎn)稱(chēng)FPGA），是20世紀(jì)80年代中期發(fā)展起來(lái)的另一類(lèi)型的可編程器件。2020/12/2743第一個(gè)PLD器件即可編程只讀存儲(chǔ)器（PROM2．可編程邏輯器件的特點(diǎn)利用PLD器件設(shè)計(jì)數(shù)字系統(tǒng)具有以下優(yōu)點(diǎn)：（1）減少系統(tǒng)得硬件規(guī)模。（2）增強(qiáng)邏輯設(shè)計(jì)的靈活性。（3）縮短系統(tǒng)設(shè)計(jì)周期。（4）簡(jiǎn)化系統(tǒng)設(shè)計(jì)，提高系統(tǒng)速度。（5）降低系統(tǒng)成本。2020/12/27442．可編程邏輯器件的特點(diǎn)利用PLD器件設(shè)計(jì)數(shù)字系統(tǒng)具有以下優(yōu)10.2.1PLD的電路表示法PLD器件的連接表示法如圖：圖10-10PLD的連接表示法：2020/12/274510.2.1PLD的電路表示法PLD器件的連接表示法如圖

PLD器件圖中與門(mén)的畫(huà)法與傳統(tǒng)畫(huà)法不同，例如3個(gè)輸入端的與門(mén)畫(huà)法表示在圖10-11中。圖10-11與門(mén)畫(huà)法2020/12/2746PLD器件圖中與門(mén)的畫(huà)法與傳統(tǒng)畫(huà)法不同，例

因?yàn)镻LD器件中的與門(mén)輸入端很多，一般一個(gè)與門(mén)往往要有幾十個(gè)輸入，傳統(tǒng)畫(huà)法已不適應(yīng)，而PLD表示法更適合于“陣列圖”。

PLD器件圖一般將可編程的部分畫(huà)成“陣列圖”的形式。輸入線在陣列圖中往往畫(huà)成列線（豎線），與門(mén)的輸入線往往畫(huà)成行線（橫線）。圖10-12所示為3端輸入的“與”陣列圖。圖10-12陣列圖2020/12/2747因?yàn)镻LD器件中的與門(mén)輸入端很多，一般一個(gè)與10.2.2可編程陣列邏輯器件PAL

PAL有許多產(chǎn)品型號(hào)，不同型號(hào)的器件其內(nèi)部與門(mén)陣列的結(jié)構(gòu)基本上是相同的，但輸出電路的結(jié)構(gòu)和反饋方式卻不相同，常見(jiàn)的有以下幾種：

（1）專(zhuān)用輸出結(jié)構(gòu)。這種結(jié)構(gòu)的輸出端只能輸出信號(hào)，不能兼作輸入。如圖10-13所示：圖10-13專(zhuān)用輸出結(jié)構(gòu)2020/12/274810.2.2可編程陣列邏輯器件PALP（2）可編程I/O結(jié)構(gòu)。如圖10-14所示：

圖10-14可編程I/O結(jié)構(gòu)2020/12/2749（2）可編程I/O結(jié)構(gòu)。圖10-14可編程I/O結(jié)構(gòu)2（3）寄存器輸出結(jié)構(gòu)。寄存器輸出結(jié)構(gòu)如圖10-15所示：圖10-15寄存器輸出結(jié)構(gòu)2020/12/2750（3）寄存器輸出結(jié)構(gòu)。圖10-15寄存器輸出結(jié)構(gòu)2020（4）異或型輸出結(jié)構(gòu)。異或型輸出結(jié)構(gòu)如圖10-16所示。圖10-16異或型輸出結(jié)構(gòu)2020/12/2751（4）異或型輸出結(jié)構(gòu)。圖10-16異或型輸出結(jié)構(gòu)202PAL具有如下的三個(gè)優(yōu)點(diǎn)：

（1）提高了功能密度，節(jié)省了空間。（2）提高了設(shè)計(jì)的靈活性，且編程和使用都比較方便。（3）有通電復(fù)位功能和加密功能，可以防止非法復(fù)制。2020/12/2752PAL具有如下的三個(gè)優(yōu)點(diǎn)：（1）提高了功能密度，節(jié)省了空間10.2.3通用陣列邏輯器件GAL

PLA器件的發(fā)展已經(jīng)給邏輯設(shè)計(jì)帶來(lái)了很大的靈活性，但它還存在著不足之處：一方面，它采用熔絲連接工藝，只能一次性編程，一旦編程后就不能改寫(xiě)；另一方面PLA器件輸出電路結(jié)構(gòu)的類(lèi)型繁多，會(huì)給用戶(hù)在選用最佳型號(hào)時(shí)帶來(lái)不便。通用陣列邏輯器件GAL彌補(bǔ)了上述不足，和PAL一樣，GAL器件的與陣列是可編程的。然而和PAL不同的是GAL器件的與陣列采用電擦除、電可編程的E2COMS工藝制作，可以用電信號(hào)擦除并反復(fù)編程上百次，給使用者帶來(lái)極大的方便。2020/12/275310.2.3通用陣列邏輯器件GALPL

GAL器件沒(méi)有專(zhuān)門(mén)的或陣列結(jié)構(gòu)，而是在輸出端設(shè)置了可編程的輸出邏輯宏單元OLMC（OutputLogicMacroCell簡(jiǎn)稱(chēng)OLMC），通過(guò)編程可以將OLMC設(shè)置成不同的輸出方式。這