2022年安徽農(nóng)業(yè)大學計算機科學與技術(shù)專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1、采用八體并行低位交叉存儲器，設(shè)每個體的存儲容量為32K×16位，存儲周期為400ns，下述說法中正確的是（）。A.在400ns內(nèi)，存儲器可向CPU提供2位二進制信息B.在l00ns內(nèi)，每個體可向CPU提供27位二進制信息C.在400ns內(nèi)，存儲器可向CPU提供2位二進制信息D.在100ns內(nèi)，每個體可向CPU提供2位二進制信息2、下列關(guān)于虛擬存儲器的說法，錯誤的是（）。A.虛擬存儲器利用了局部性原理B.頁式虛擬存儲器的頁面如果很小，主存中存放的頁面數(shù)較多，導致缺頁頻率較低，換頁次數(shù)減少，可以提升操作速度C.頁式虛擬存儲器的頁面如果很大，主存中存放的頁面數(shù)較少，導致頁面調(diào)度頻率較高，換頁次數(shù)增加，降低操作速度D.段式虛擬存儲器中，段具有邏輯獨立性，易于實現(xiàn)程序的編譯、管理和保護，也便于多道程序共享3、假設(shè)在網(wǎng)絡(luò)中傳送采用偶校驗碼，當收到的數(shù)據(jù)位為10101010時，則可以得出結(jié)論（）A.傳送過程中未出錯B.出現(xiàn)偶數(shù)位錯C.出現(xiàn)奇數(shù)位錯D.未出錯或出現(xiàn)偶數(shù)位錯4、一個C語言程序在一臺32位機器上運行，程序中定義了3個變量x、y、z，其中x和z是int型，y為short型。當x=127，y=-9時，執(zhí)行賦值語句z=xty后，x、y、z的值分別是（）。A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H5、假設(shè)編譯器規(guī)定int和shot類型長度分別為32位和16位，若有下列C語言語句：unsignedshortx=65530；unsignedinty=x；得到y(tǒng)的機器數(shù)為（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH6、中斷判優(yōu)邏輯和總線仲裁方式相類似，下列說法中，正確的是（）。I.在總線仲裁方式中，獨立請求方式響應(yīng)時間最快，是以增加處理器開銷和增加控制線數(shù)為代價的II.在總線仲裁方式中計數(shù)器查詢方式，若每次計數(shù)都從“0”開始，則所有設(shè)備使用總線的優(yōu)先級相等III.總線仲裁方式一般是指I/O設(shè)備爭用總線的判優(yōu)方式，而中斷判優(yōu)方式一般是指I/O設(shè)備爭用CPU的判優(yōu)方式IV.中斷判優(yōu)邏輯既可以通過硬件實現(xiàn)，也可以通過軟件實現(xiàn)，A.I，IIB.I，III，IVC.I，II，IVD.I，IV7、總線按連接部件不同可分為（）。A.片內(nèi)總線、系統(tǒng)總線、通信總線B.數(shù)據(jù)總線、地址總線、控制總線C.主存總線I/O總線、DMA總線D.ISA總線、VESA總線、PCI總線8、計算機（）負責指令譯碼。A.算術(shù)邏輯單元B.控制單元（或者操作碼譯碼器）C.存儲器電路D.輸入/輸出譯碼電路9、下列關(guān)于配備32位微處理器的計算機的說法中，正確的是（）。該機器的通用寄存器一般為32位Ⅱ.該機器的地址總線寬度為32位Ⅲ.該機器能支持64位操作系統(tǒng)IV.一般來說，64位微處理器的性能比32位微處理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、計算機的外部設(shè)備指（）A.輸入/輸出設(shè)備B.外存儲器C.輸入/輸出設(shè)備和外存儲器D.以上均不正確11、內(nèi)部異常（內(nèi)中斷）可分為故障（Fault）、陷阱（Trap）和終止（Abort）三類。下列有關(guān)內(nèi)部異常的敘述中，錯誤的是（）。A.內(nèi)部異常的產(chǎn)生與當前執(zhí)行指令相關(guān)B.內(nèi)部異常的檢測由CPU內(nèi)部邏輯實現(xiàn)C.內(nèi)部異常的響應(yīng)發(fā)生在指令執(zhí)行過程中D.內(nèi)部異常處理后返回到發(fā)生異常的指令繼續(xù)執(zhí)行12、某計算機主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁式存儲管理，頁面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個頁表項，內(nèi)容見下圖對虛擬地址03FFF180H進行虛實地址變換的結(jié)果是（）。A.0153180HB.0035180HC.TLB缺失D.缺頁13、組合邏輯控制器和微程序控制器的主要區(qū)別在于（）。A.ALU結(jié)構(gòu)不同B.數(shù)據(jù)通路不同C.CPU寄存器組織不同D.微操作信號發(fā)生器的構(gòu)成方法不同。14、在通用計算機指令系統(tǒng)的二地址指令中，操作數(shù)的物理位置可安排在（）。I.一個主存單元和緩沖存儲器Ⅱ.兩個數(shù)據(jù)寄存器IⅡ.一個主存單元和一個數(shù)據(jù)寄存器IV.一個數(shù)據(jù)寄存器和一個控制存儲器V.一個主存單元和一個外存單元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V15、在下列尋址方式中，（）方式需要先計算，再訪問存。A.相對尋址B.變址尋址C.間接尋址D.A、B二、填空題16、主存儲器容量通常以KB表示，其中K=______；硬盤容量通常以GB表示，其中G=______17、對存儲器的要求是________、________、________為了解決這三個方面的矛盾。計算機采用多級存儲器體系結(jié)構(gòu)。18、目前的CPU包括________、________和cache、19、存儲_______并按_______順序執(zhí)行，這是馮·諾依曼型計算機的工作原理。20、通道是一個特殊功能的______，它有自己的______專門負責數(shù)據(jù)輸入輸出的傳輸控制。21、主存儲器的性能指標主要是_______、_______存儲周期和存儲器帶寬。22、總線同步定時協(xié)議中，事件出現(xiàn)在總線的時刻由________信號確定，總線周期的長度是________的。23、RISC機器一定是_______CPU，但后者不一定是RISC機器，奔騰機屬于_______機器24、尋址方式按操作數(shù)的物理位置不同，多使用_______型和_______型，前者比后者執(zhí)行速度快。25、PCI總線是當前流行的總線。它是一個高_________且與_________無關(guān)的標準總線。三、名詞解釋題26、編譯程序：27、總線協(xié)議：28、時鐘周期：29、小數(shù)端：四、簡答題30、什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關(guān)系如何？31、何謂中斷方式？它主要應(yīng)用在什么場合？請舉二例。32、存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機如何管理這些層次？33、I/0設(shè)備與主機交換信息時，共有哪幾種控制方式。簡述他們的特點。五、計算題34、設(shè)存儲字長和指令字長均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、一一次間接尋址、多次間接尋址、變址、基址、相對和立即這7種尋址方式，則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范圍又是多少？35、設(shè)某機主存容量為16MB，Cache的容量為8KB，且按字節(jié)編址。每字塊8個字，每字32位。設(shè)計一個4路組相聯(lián)映射的Cache組織。1）畫出主存地址字段中各段的位數(shù)。2）設(shè)Cache初態(tài)為空，CPU依次從主存0，1，2，…，99號單元中讀出100個字（主存一次讀出一個字），并重復此次序10次，問命中率是多少？3）若Cache速度是主存速度的5倍，試問有Cache和無Cache相比，速度提高多少倍？4）系統(tǒng)的效率是多少？36、某計算機的字長為16位，存儲器按字編址，訪存指令格式為16位，其中5位操作碼，3位尋址方式字段，分別表示立即尋址、直接尋址、間接尋址、變址尋址和相對尋址這5種，8位地址碼字段。設(shè)PC和Rx分別為程序計數(shù)器和變址寄存器（其中變址寄存器的位數(shù)為16位）。試問：1）該格式能定義多少種指令？2）各種尋址方式的尋址范圍大小是多少？3）寫出各種尋址方式的有效地址EA的計算式。六、綜合題37、采用微程序控制器的某計算機在微程序級采用兩級流水線，即取第i+1條微指令與執(zhí)行第i條微指令同時進行。假設(shè)微指令的執(zhí)行時間需要40ns，試問：1）若控制存儲器選用讀出時間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時序圖。2）若控制存儲器選用讀出時間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時序圖。38、假定在一個8位字長的計算機中運行如下類C程序段：unsignedintx=134；unsignedinty=246；intm=x；intn=y；unsignedintz1=x-y；unsignedintz2=x+y；intkl=m-n；intk2=m+n；若編譯器編譯時將8個8位寄存器R1~R8分別分配至變量x、y、m、n、zl、z2、kl和k2，則回答下列問題（提示：帶符號整數(shù)用補碼表示）：1）執(zhí)行上述程序段后，寄存器R1，R5和R6的內(nèi)容分別是什么（用十六進制表示）？2）執(zhí)行上述程序段后，變量m和k1的值分別是多少（用十進制表示）？3）上述程序段涉及帶符號整數(shù)加/減、無符號整數(shù)加/減運算，這4種運算能否利用同一個加法器及輔助電路實現(xiàn)？簡述理由。4）計算機內(nèi)部如何判斷帶符號整數(shù)加/減運算的結(jié)果是否發(fā)生溢出？上述程序段中，哪些帶符號整數(shù)運算語句的執(zhí)行結(jié)果會發(fā)生溢出？39、假定CPU主頻為50MHz，CPI為4。設(shè)備D采用異少中行通信方式向主機傳送7位ASCII字符，通信規(guī)程中有1位奇校驗位和1位停止位，從D接收啟動命令到字符送入IO端口需要0.5ms。請回答下列問題，要求說明理由。（1）每傳送一個字符，在異步串行通信線上共需傳輸多少位？在設(shè)備D持續(xù)上作過程中，每秒鐘最多可向1/0端口送入多少個字符？（2）設(shè)備D采用中斷方式進行輸入/輸出，示意圖如下：I/O端口每收到一個字符申請一次中斷，中斷響應(yīng)需10個時鐘周期，中斷服務(wù)程序共有20條指令，其中第15條指令啟動D工作。若CPU需從D讀取1000個字符，則完成這一任務(wù)所需時間大約是多少個時鐘周期？CPU用于完成這一任務(wù)的時間大約是多少個時鐘周期？在中斷響應(yīng)階段CPU進行了哪些操作？

參考答案一、選擇題1、A2、B3、D4、D5、B6、B7、A8、B9、C10、C11、D、12、A13、D14、B15、D二、填空題16、21023017、容量大速度快成本低18、控制器運算器19、程序地址20、處理器指令和程序21、存儲容量存取時間22、總線時鐘固定23、流水CISC24、RRRS25、帶寬處理器三、名詞解釋題26、編譯程序：將高級語言程序轉(zhuǎn)換成機器語言程序的計算機軟件。27、總線協(xié)議：總線通信同步方式規(guī)則，規(guī)定實現(xiàn)總線數(shù)據(jù)傳輸?shù)亩〞r規(guī)則。28、時鐘周期：節(jié)拍，時鐘頻率的倒數(shù)，機器基本操作的最小單位。29、小數(shù)端：將最低字節(jié)存到小地址位置.四、簡答題30、答：指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準時間，通常等于取指時間（或訪存時間）。時鐘周期是時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個指令周期由若干個機器周期組成，每個機器周期又由若干個時鐘周期組成。31、答：A、中斷方式指：CPU在接到隨機產(chǎn)生的中斷請求信號后，暫停原程序，轉(zhuǎn)去執(zhí)行相應(yīng)的中斷處理程序，以處理該隨機事件，處理完畢后返回并繼續(xù)執(zhí)行原程序；B、主要應(yīng)用于處理復雜隨機事件、控制中低速I/O；C、例：打印機控制，故障處理。32、答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個存儲層次上。Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。主存-輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了速度快、容量大、位價低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。33、答：五種：1.程序查詢方式是由CPU通過程序不斷查詢I/0設(shè)備是否已做好準備，從而控制I/0設(shè)備與主機交換信息。2.程序中斷方式倘若CPU在啟動I/0設(shè)備后，不查詢設(shè)備是否已準備就緒，繼續(xù)執(zhí)行自身程序，只是當I/0設(shè)備準備就緒并向CPU發(fā)出中斷請求后予以響應(yīng)，這將大大提高CPU的工作效率。3.直接存儲器存取方式（DMA）主存與I/0設(shè)備之間有一條數(shù)據(jù)通路，主存與I/0設(shè)備交換信息時，無需調(diào)用中斷服務(wù)程序4.I/0通道方式、5.I/0處理機方式五、計算題34、解析：1）由于此指令系統(tǒng)可完成108種操作，因此指令字中的操作碼占7位（27=128）。2）由于指令系統(tǒng)中有7種尋址方式，因此尋址特征位占3位。3）由于地址碼的位數(shù)為24-7-3=14位，因此直接尋址的范圍為214。4）由于存儲字長為24位，因此一次間接尋址的范圍為224。5）由于多次間接尋址需要使用一位來標志是否間接尋址完畢，因此只有23位用做尋址，尋址范圍為223。35、解析：1）主存地址字段如圖所示。2）由于Cache初態(tài)為空，因此CPU讀0號單元時不命中，必須訪存，同時將該字所在的主存塊調(diào)入Cache（調(diào)入內(nèi)存一定是一整塊調(diào)入，而一塊包括8個單元），接著CPU讀1~7號單元均命中。同理，CPU讀8，16，…，96號單元均不命中?？梢?，CPU在連續(xù)讀100個字中共有13次未命中，而后9次循環(huán)讀100個字全部命中，命中率為100×10-13100×103）設(shè)主存存儲周期為5t，Cache的存儲周期為t，沒有Cache的訪問時間是5t×l000，有Cache存儲周期為t×（1000-13）+5t×13，則有Cache和無Cache相比，速度提高的倍數(shù)為5t×10004）系統(tǒng)的效率為t36、解析：1）5位操作碼可表示25=32種不同的指令。2）各種尋址方式的尋址范圍大小如下。立即數(shù)尋址方式：只能訪問唯一的一個數(shù)據(jù)。直接尋址方式：用地址碼表示存儲器地址，8位地址碼可以有28=256個數(shù)據(jù)字。間接尋址方式需要分為兩種（特別注意）：①一次間接尋址：用地址碼表示地址的存儲位置，存儲器中16位的地址可以有216=64K大小的尋址范圍。②多次間接尋址：多次間接尋址需要使用一位來表示是否為最后一次間接尋址，可以有215=32K大小的尋址范圍。變址尋址方式：用地址碼表示地址的偏移量，地址在寄存器中，16位變址寄存器的尋址范圍是216。相對尋址方式：尋址范圍是PC值附近的字，8位地址偏移量可對PC附近的256個數(shù)據(jù)字進行尋址，即尋址范圍是256個數(shù)據(jù)字。3）設(shè)地址碼位A，各尋址方式的有效地址見表六、綜合題37、解析：在執(zhí)行本條微指令的同時，預取下一條微指令。因為這兩個操作是在兩個完全不同的部件中執(zhí)行的，所以這種重疊是完全可行的。取微指令的時間與執(zhí)行微指令的時間哪個長，就以它作為微周期1）若控制存儲器選用讀出時間為30ns的ROM，微指令執(zhí)行時序圖如圖a所示。因為取第i+1條微指令與執(zhí)行第i條微指令同時進行，所以取微指令的讀出時間為30ns，而微指令的執(zhí)行時間需要40ns。這種情況下微周期取最長的時間，即40ns。2）若控制存儲器選用讀出時間為50ns的ROM，微指令執(zhí)行時序圖如圖b所示。這種情況下微周期需取50ns。38、解析：1）寄存器R1存儲的是134，轉(zhuǎn)換成二進制為10000110B，即86H。寄存器R5存儲的是x-y的內(nèi)容，x-y=-112，轉(zhuǎn)換成二進制為10010000B，即90H。寄存器R6存儲的是x+y的內(nèi)容，x+y=380，轉(zhuǎn)換成二進制為101111100B（前面的進位含棄），即7CH。由于計算機字長為8位，因此無符號整數(shù)能表示的范圍為0～255，而x+y=380