竭誠為您提供優(yōu)質(zhì)文檔/雙擊可除分頻器設計實驗報告

篇一：n分頻器分析與設計

一、實驗目的

掌握74190/74191計數(shù)器的功能，設計可編程計數(shù)器和n分頻器，設計(n-1/2)計數(shù)器、分頻器。

二、實驗原理

分頻是對輸入信號頻率分頻。1、cD4017邏輯功能

2、74190/74191邏輯功能

3、集成計數(shù)器級聯(lián)

當所需計數(shù)器模數(shù)超過所選計數(shù)器最大計數(shù)狀態(tài)時，需要采取多片計數(shù)器級聯(lián)。方法分為異步級聯(lián)和同步級聯(lián)。4、集成計數(shù)器的編程

在集成計數(shù)器的時序基礎上，外加邏輯門電路等，反饋集成計數(shù)器的附加功能端，達到改變計數(shù)器時序的目的?？刹捎脧臀痪幊毯椭脭?shù)編程兩種。5、多片74190/74191計數(shù)器級聯(lián)

可根據(jù)具體計數(shù)需求和增減需求，選用74190或74191，選擇不同功能、同步或異步設計等。

6、74190/74191計數(shù)器編程

由于沒有復位端，因此只能使用置數(shù)編程，置數(shù)端置為0即可異步置數(shù)?？筛鶕?jù)需求設計n進制加法或減法計數(shù)器。

n與譯碼邏輯功能如下。

7、74191組成(n-1/2)分頻器電路如下圖：

u3

計數(shù)器的兩個循環(huán)中，一個循環(huán)在cp的上升沿翻轉(zhuǎn)；另一個是在cp的下降沿翻轉(zhuǎn)，使計數(shù)器的進制減少1/2，達到(n-1/2)分頻。

三、實驗儀器

1、直流穩(wěn)壓電源1臺2、信號發(fā)生器1臺3、數(shù)字萬用表1臺4、實驗箱1臺5、示波器1臺

四、仿真過程

1、按照cD4017和74191功能表驗證其功能。2、74191組成可編程計數(shù)器

(1)構(gòu)成8421bcD十進制加法計數(shù)器，通過實驗驗證正確性，列出時序表。設計圖如下

仿真波形如下

(2)構(gòu)成8421bcD十進制減法計數(shù)器，通過實驗驗證正確性，列出時序表。設計圖如下：

仿真波形如下

篇二：數(shù)字邏輯實驗報告(5分頻器)

實驗報告

課程名稱：實驗項目：姓名：專業(yè)：班級：學號：

數(shù)字邏輯實驗5分頻器的原理及實現(xiàn)

計算機科學與技術(shù)計算機14-8班

計算機科學與技術(shù)學院

實驗教學中心

20XX年12月15日

實驗項目名稱：5分頻器的原理及實現(xiàn)

一、實驗要求

設計一個5分頻器，使輸出信號的頻率是時鐘脈沖信號頻率的1/5。

二、實驗目的

掌握分頻器的邏輯功能及應用方法，利用分頻器設計實際電路。

三、實驗內(nèi)容

5分頻器功能分析：

我們采用同步加法計數(shù)器的方法設計分頻器。由于分頻器在每個時鐘脈沖的作用下，狀態(tài)都會發(fā)生變化，我們可以設置前兩個脈沖計數(shù)狀態(tài)下的外部信號輸出為1，后3個脈沖計數(shù)脈沖狀態(tài)下，輸出信號為0。這樣保證完整周期的時鐘信號，該時鐘周期是時鐘脈沖信號周期的5倍，實現(xiàn)了5分頻的目的。由功能分析，5分頻器真值表如下：

由上表可以得到同步計數(shù)器函數(shù)表達式：+

由以上4式可以畫出邏輯電路圖，如下：

Q1

(n?1)(n?

1)(n?1)

?Q1Q2Q3?Q1(Q2?Q3)?Q1Q3

Q2Q3

Z?Q1Q2

四、實驗步驟建立一個新的文件夾

打開QuartusⅡ后，新建工程，輸入工程名。

選擇仿真器件，器件選擇FLex10K，

芯片選擇epF10K10Tc144-4。新建“blockDiagram/schematicFile”文件畫邏輯圖并編譯。新建“VectorwaveformFile”波形文件，設置好輸入的波形，保存文件并分析仿真波形。

選擇“Assignments”->“pins”，綁定管腳并編譯。

選擇“Tools”->“programmer”點擊“start”下載到芯片并進行邏輯驗證。

五、實驗設備

Lp-2900邏輯設計實驗平臺，計算機，QuartusⅡ

六、實驗結(jié)果仿真波形如下：

經(jīng)過驗證，仿真波形符合設計要求。

篇三：(VhDL實驗報告)模值12計數(shù)器、分頻器的設計

電子科技大學成都學院學院

一、實驗名稱模值

12計數(shù)器，分頻器設計

二、實驗目的

1、了解二進制計數(shù)器的工作原理。2、時鐘在編程過程中的作用。

3、學習數(shù)控分頻器的設計、分析和測試方法。4、了解和掌握分頻電路實現(xiàn)的方法。5、掌握eDA技術(shù)的層次化設計方法。

三、實驗原理

（1步使能的

使能端高電平有效）則開始計數(shù)，在計數(shù)過程中再檢測復位信號是否有效，使計數(shù)值清零，繼所

（2）數(shù)控分頻器的功能就是當輸入端給定不同的輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，數(shù)控分頻器就是用計數(shù)值可并行預置的加法計數(shù)器來設計完成的，方法是將計數(shù)溢出位與預置數(shù)加載輸入信號相接得到。

四、實驗內(nèi)容

（1）“模值12計數(shù)器的設計”的實驗要求完成的任務是在時鐘信號的作用下，通過使能端和復位信號來完成加法計數(shù)器的計數(shù)。實驗中時鐘信號使用數(shù)字時鐘源模塊的1hZ信號，用一位撥動開關K1表示使能端信號，用復位開關s1表示復位信號，用LeD模塊的LeD1～LeD4來表示計數(shù)的二進制結(jié)果。實驗LeD亮表示對應的位為‘1’，LeD滅表示對應的位為‘0’。通過輸入不同的值模擬計

按鍵開關的輸出與FpgA的管腳連接表如下圖所示：

（一）模值12計數(shù)器的設計1、建立工程文件

1）運行QuARTusII軟件。

2）選擇軟件中的菜單File>newprojectwizard，新建一個工程。3）點擊nexT進入工作目錄，設定工程名和實體名。4）點擊nexT，進入下一設定對話框，（本次實驗選用cycloneII系列芯片ep2c35F672c8），在對話框的左上方的Family下拉菜單中選取cycloneII，在

中間右邊的pincount下拉菜單中選取672，在speedgrade下拉菜單中選取8，在左下方的Availabledevices框中選取ep2c35F672c8。點擊nexT完成器件的選取，進入eDATooL設定界面。

5）按默認選項，點擊nexT出現(xiàn)新建工程以前所有的設定信息，再點擊FInIsh完成新建工程的建立。

2、建立文本設計文件

1）選擇File--new--DeviceDesignFiles--VhDLFile，點擊oK按

鈕，打開進入文本編輯器對話框。

2）在文本編輯器中輸入對應VhDL

3）對文本文件進行編譯。選擇processing--compilertool--start或直接點快捷欄上的三角形則會出現(xiàn)編譯器窗口。