組合邏輯3Combinational

Logic2ZDMC

–

Lec.

#5復(fù)習(xí)

采用模塊組件實現(xiàn)組合電路

顯示譯碼器

競爭和冒險數(shù)字系統(tǒng)設(shè)計本節(jié)內(nèi)容

選擇器Multiplexer

加法器Adder

比較器Comparator數(shù)字系統(tǒng)設(shè)計3ZDMC

–

Lec.

#5數(shù)據(jù)選擇器

Multiplexers

數(shù)據(jù)選擇器是從多路輸入線中選擇其中的一路到輸出線的一種組合電路。二選一數(shù)據(jù)選擇器：

數(shù)據(jù)輸入線D0-D1

選擇線A0

輸出線Y電路圖表達(dá)式：Y=A0’D0+A0D1D0D1A0Y復(fù)習(xí)A1A0Y00D001D110D211D344選1

Multiplexer

四選一數(shù)據(jù)選擇器邏輯圖

D0

D1

D2

D3

A1

A0數(shù)字系統(tǒng)設(shè)計

功能表

Y

邏輯函數(shù)式Y(jié)=

A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D3

ZDMC

–

Lec.

#5復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計5ZDMC

–

Lec.

#5例：74HC153,兩個“四選一”接成“八選一”

“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數(shù)據(jù)需要3位地址代碼指定其中任何一個'

'

'

''

'

'

'

'

'

'

'Y

=(A2A1A0)D0

+(A2A1A0)D1

+(A2A1A0)D2

+(A2A1A0)D3

+(A2A1A0)D4

+(A2A1A0)D5

+(A2A1A0)D6

+(A2A1A0)D7利用S

'作為第3位地址輸入端數(shù)字系統(tǒng)設(shè)計6ZDMC

–

Lec.

#574LS151I0

I1

I2

I3

I4

I5

I6

I7

74LS151S2S1S0E’Z’

Z數(shù)字系統(tǒng)設(shè)計7ZDMC

–

Lec.

#516-input

multiplexer

Two

74HC151scombined

toform

a

16-inputmultiplexer數(shù)字系統(tǒng)設(shè)計8ZDMC

–

Lec.

#5采用數(shù)據(jù)選擇器設(shè)計組合電路

基本原理

Y=

D0A1’A0’

+D1A1’A0+D2A1A0’

+

D3A1A0

具有n-1位地址輸入的數(shù)據(jù)選擇器，可實現(xiàn)n個變

量布爾函數(shù)。

數(shù)據(jù)選擇器就是一個帶或（OR）

門的譯碼器

D0

D1

Y

D2

D3

A1

A0復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計9ZDMC

–

Lec.

#5選擇器實現(xiàn)邏輯功能Multiplexers

implement

logic

functions數(shù)字系統(tǒng)設(shè)計10ZDMC

–

Lec.

#5加法器：半加器Half

Adder,

HA半加器，不考慮來自低位的進位，將兩個1位的二進制數(shù)相加.我們指定符號S(for

sum)

and

CO(for

carry)

to

the

outputs。輸入為A和B。0011010101100001

S

=

A⊕

BCO

=

AB

真值表the

truth

table輸

入

輸

出A

B

S

CO一個異或門和一個與門復(fù)習(xí)S=

(A

BCI

'

+

A

BCI

+

ABCI

+

ABCI

')'CO

=

(A

B'

+

BCI

'

+

ACI

')'數(shù)字系統(tǒng)設(shè)計11ZDMC

–

Lec.

#5將兩個1位二進制數(shù)A,B及來自低位的進位CI相加A00001111輸

B

0

0

1

1

0

0

1

1入

CI

0

1

0

1

0

1

0

1輸S01101001出CO00010111'

'

'

'

'

'

'74LS18374HC183全加器Full

Adder,

FA復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計12ZDMC

–

Lec.

#5用加法器設(shè)計組合電路

基本原理：若能生成函數(shù)可變換成輸入變量與輸入變量相加

若能生成函數(shù)可變換成輸入變量與常量相加輸入輸出D0000000011C0000111100B0011001100A0101010101Y30000011111Y20111100001Y11001100110Y01010101010例：將BCD的8421碼轉(zhuǎn)換為余3碼

Y3Y2Y1Y0

=

DCBA+0011復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計13ZDMC

–

Lec.

#5

用來比較兩個二進制數(shù)的數(shù)值大小一、1位數(shù)值比較器A,B比較有三種可能結(jié)果?

A

>

B(A

=1,B

=

0)則AB'

=1,∴Y(A>B)

=

AB'?

A<

B(A

=

0,B

=1)則A'B

=1,∴Y(A<B)

=

A'B?

A

=

B(A,B同為0或1),∴Y(A=B)

=

(A⊕B)'

復(fù)習(xí)數(shù)值比較器

MAGNITUDE

COMPARATOR數(shù)字系統(tǒng)設(shè)計14ZDMC

–

Lec.

#5多位數(shù)值比較器1.原理：從高位比起，只有高位相等，才比''

'

'

較下一位。例如：比較A3A2A1A0和B3B2B1B0Y(A<B)

=

A3B3

+(A3

⊕B3)'A2B2

+(A3

⊕B3)'(A2

⊕B2)'A1B1

+(A3

⊕B3)'(A2

⊕B2)'(A1

⊕B1)'A0B0Y(A=B)

=(A3

⊕

B3)'(A2

⊕

B2)'(A1

⊕

B1)'(A0

⊕

B0)'Y(A>B)

=

(Y(A<B)

+Y(A=B))'數(shù)字系統(tǒng)設(shè)計15ZDMC

–

Lec.

#5

復(fù)習(xí)Four-bit

Magnitude

Comparator

4位比較器數(shù)字系統(tǒng)設(shè)計16ZDMC

–

Lec.

#54-位比較器的真值表復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計4位比較器17ZDMC

–

Lec.

#5復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計8-bit

比較18ZDMC

–

Lec.

#5復(fù)習(xí)數(shù)字系統(tǒng)設(shè)計19ZDMC

–

Lec.

#5

顯示譯碼器

1.

七段字符顯示器

如：輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000000001001000110100010101100111100010011111110011000011011011111001011001110110110011111111000011111111110011123456789101010101111001101111011110001101001100101000111001011000111100000001112131415數(shù)字系統(tǒng)設(shè)計20ZDMC

–

Lec.

#5?

2.

BCD七段字符顯示譯碼器（代碼轉(zhuǎn)換器）7448數(shù)字系統(tǒng)設(shè)計21ZDMC

–

Lec.

#5BCD-to-7段譯碼器/驅(qū)動共陽極7段LED顯示數(shù)字系統(tǒng)設(shè)計22ZDMC

–

Lec.

#5Troubleshooting(故障查找)數(shù)字系統(tǒng)設(shè)計23ZDMC

–

Lec.

#5Troubleshooting(故障查找)

Comparing

the

observed

display

with

the

expecteddisplay

for

each

count,

we

see

several

important

points:

The

correct

segment

patterns

(0,1,3,67,and

8)

have

the

common

property

that

segments

e

and

f

are

either

both

on

or

both

off.

The

incorrect

segment

patterns

have

the

common

property

that

segments

e

and

f

are

in

opposite

states,

and

if

we

interchange

the

states

of

these

two

segments,

the

correct

pattern

is

obtained.數(shù)字系統(tǒng)設(shè)計24ZDMC

–

Lec.

#5組合邏輯電路中的競爭-冒險現(xiàn)象

競爭-冒險現(xiàn)象及成因

一、什么是“競爭”

兩個輸入“同時向相反的邏輯電平變化”，稱存在“競爭”

二、因“競爭”而可能在輸出產(chǎn)

生尖峰脈沖的現(xiàn)象，稱為

“競爭-冒險”。數(shù)字系統(tǒng)設(shè)計25ZDMC

–

Lec.

#52線—4線譯碼器中的競爭-冒險現(xiàn)象當(dāng)AB從10

→

01時，

在動態(tài)過程中可能出現(xiàn)00或11

所以Y3和Y0輸出端可能產(chǎn)生尖峰脈沖。數(shù)字系統(tǒng)設(shè)計26ZDMC

–

Lec.

#5

消除競爭-冒險現(xiàn)象的方法一、接入濾波電容

尖峰脈沖很窄，用很