第4章內(nèi)存4.1存儲器概述4.2內(nèi)存條的安裝與拆卸4.3存儲系統(tǒng)的層次結(jié)構(gòu) 4.4內(nèi)存技術4.5高速緩沖技術 4.6內(nèi)存技術發(fā)展趨勢 小結(jié)內(nèi)存又稱主存儲器，主要用于存取計算機的程序和數(shù)據(jù)。在計算機中，一般用半導體存儲器作為主存儲器(見圖4-1)，存放當前正在運行的程序和數(shù)據(jù)。確切地說，主存儲器是動態(tài)隨機存儲器(DynamicRandom-AccessMemory，DRAM)，俗稱內(nèi)存條。內(nèi)存直接影響到計算機系統(tǒng)的穩(wěn)定性和整機性能。

圖4-1早期的DIP封裝的DRAM和筆記本內(nèi)存條(144線SODIMM)

DRAM只能將數(shù)據(jù)保持很短的時間，為了保持數(shù)據(jù)，DRAM必須每隔一定時間(毫秒級)刷新(refresh)一次。如果存儲單元沒有被刷新，數(shù)據(jù)就會丟失。當然，在主板上還使用了其他種類的半導體存儲器，如靜態(tài)隨機存儲器(SRAM)，通常又稱為高速緩沖存儲器(Cache)。隨著計算機技術的發(fā)展，高速緩存已集成到CPU中。硬盤、磁盤、磁帶、光盤作為外存儲器或輔助存儲器(見圖4-2)，存放了當前不運行的大量程序和數(shù)據(jù)。4.1存?儲?器?概?述

圖4-2HPSurestoreDat818自動加載磁帶機及硬盤、光盤

RAM一般分為DRAM、SRAM兩大類。RAM需要加電來保存數(shù)據(jù)，一旦失電，數(shù)據(jù)將消失，所以又叫易失性存儲器。

半導體存儲器可隨機訪問任一單元，通過地址總線來確定所訪問的存儲器單元。DRAM通常由行地址和列地址確定；SRAM由線性地址直接確定；輔助存儲器一般為串行訪問存儲器，每一存儲單元存放在不同的物理位置上，訪問指定信息時需要找到信息所存儲的物理位置，讀/寫時需要按順序一位一位地進行。串行存儲器又可分為順序存取存儲器和直接存取存儲器。例如：磁帶上的信息以順序的方式存儲在磁帶上，讀/寫時要待磁帶移到合適的位置后才能順序地讀/寫，需要耗費很多的時間，這稱為順序存取存儲器；而磁盤存儲器對信息的存取包括兩個操作：①磁頭直接移到信息所在區(qū)域(磁道)，②從磁道的合適位置開始順序讀/寫，所以磁盤就是串行直接存取存儲器。4.1.1半導體存儲器的分類

半導體存儲器分為非易失性存儲器和易失性存儲器(RAM)兩種。非易失性存儲器內(nèi)存儲的信息不會因停電而改變；易失性存儲器(RAM)存儲的信息可隨時改寫，停電后存儲器內(nèi)保存的信息將丟失。EEPROM和FLASH是一個特例，從改寫特性看，它們是RAM，從存儲特性看，它們是ROM，它們?nèi)詫俜且资源鎯ζ鳌?/p>

隨機存儲器在計算機運行時可隨時讀出和寫入信息，所以又稱為可讀寫存儲器。如果電源斷電，其內(nèi)部信息立即丟失。隨機存取存儲器用來存放現(xiàn)場輸入數(shù)據(jù)、計算機采集的信息、運算結(jié)果和要輸出的數(shù)據(jù)等。

RAM按照其基本存儲電路的結(jié)構(gòu)和特性，分為靜態(tài)RAM(SRAM)和動態(tài)RAM(DRAM)兩大類。內(nèi)存的種類很多，有不同的分類方法，常見的分類如下。

1.內(nèi)存按組成結(jié)構(gòu)分類

按照插座結(jié)構(gòu)分類，內(nèi)存可分為SIMM、DIMM兩類。

按內(nèi)存模組外觀分類，內(nèi)存可分為30線、72線、80線、100線、144線、168線、184線、200線、240線和卡式、插座式等類。

按芯片類別分類，內(nèi)存可分為FPM、EDO、SDRAM、RAMBUS、DDR、DDR2、DDR3等類。

按綜合性能分類，內(nèi)存可分為普通(無任何特殊功能)、帶校驗(自動檢錯)、帶糾錯(自動糾錯)等三種。

各種規(guī)格內(nèi)存芯片如表4-1所示。表4-1各種規(guī)格的內(nèi)存芯片匯總表2.內(nèi)存按存儲器特性分類

內(nèi)存按存儲器特性分類：

1)非易失性存儲器(Non-VolatileMemory，NVM)

掩膜ROM(ReadOnlyMemory)：由生產(chǎn)廠家用最后一道掩膜工藝來寫入信息，用戶不能再作更改。掩膜ROM集成度高，制造成本低，適合用于定型產(chǎn)品的大批量生產(chǎn)。

可編程ROM(PROM)：芯片在出廠前未寫入信息，用戶使用時可根據(jù)要求自行寫入信息(即編程)(見圖4-3)。編程是在專用編程器上實現(xiàn)的，一旦編程后，芯片的內(nèi)容不能再作更改。紫外線可擦除可編程存儲器(ErasableProgrammableRead-OnlyMemory，EPROM)：可用編程器進行編程，也可用紫外線擦除其內(nèi)容，如圖4-4所示。當需要修改存儲內(nèi)容時，先移除芯片窗口上的遮蓋物，將芯片放在專用的擦除器中，用紫外線照射芯片窗口使其MOS電路復位，則原存信息被擦除，然后重新編程，這樣可反復使用。EPROM常見于一些早期的主板和顯卡上。EPROM芯片的內(nèi)容要專用的設備才能擦除，因而它就不怕CIH病毒，寫入數(shù)據(jù)時，需要專用的編程器。EPROM雖較EEPROM價低，但升級不方便，這就是現(xiàn)在的主板為什么都采用EEPROM的原因。

圖4-3可編程ROM

圖4-4紫外線可擦除可編程EPROM電可擦除可編程存儲器(ElectricallyErasableProgrammableRead-OnlyMemory，EEPROM或E2PROM)：現(xiàn)在主板的BIOS都采用這種芯片(又稱FLASH)，如圖4-5所示。EEPROM最大的特點是擦寫方便，只要使用專用的讀寫程序就可以隨時對其進行更新，也就是現(xiàn)在常說的BIOS升級?，F(xiàn)在，新產(chǎn)品的出貨速度很快，難免有不完善的地方，BIOS升級在所難免。盡管EEPROM價格貴一些，但BIOS仍普遍使用它。EEPROM也有致命的缺點，如遇到像CIH類病毒的攻擊，病毒就會對其內(nèi)容進行更改，造成主板癱瘓；或者升級過程中遭遇停電，同樣會導致主板不能正常開機。所以當前主板普遍采用雙BIOS。

圖4-5FLASH和EEPROM

2)易失性存儲器(VolatileMemory，VM)

隨機存取存儲器(RandomAccessMemory，RAM)又叫易失性存儲器。ROM中的信息只能被讀出，而不能被操作者修改或刪除，故一般用于存放固定的程序，如監(jiān)控程序等。RAM就是平常所說的內(nèi)存，可與外部存儲器交換信息和作堆棧用，主要用來存放各種現(xiàn)場的輸入、輸出數(shù)據(jù)及中間計算結(jié)果等。它的存儲單元可以讀出，也可以寫入或改寫。RAM由雙穩(wěn)態(tài)電路或電容存儲信息，所以只能暫存程序和數(shù)據(jù)，一旦關閉電源或發(fā)生斷電，其中的數(shù)據(jù)就會丟失。

現(xiàn)在的RAM多為MOS型半導體電路，它分為靜態(tài)和動態(tài)兩種。動態(tài)RAM(DRAM)是靠MOS電路中的柵極電容來存儲(記憶)信息的。由于電容上的電荷會泄漏，需要定時給予補充(刷新(refresh))，所以動態(tài)RAM需要刷新電路。動態(tài)RAM比靜態(tài)RAM集成度高，功耗低，位單位成本低，適于作大容量存儲器。所以主存通常采用動態(tài)RAM。另外，動態(tài)RAM可用于顯卡、聲卡、硬盤等設備，充當設備的高速緩存或保存程序與數(shù)據(jù)。靜態(tài)RAM(SRAM)是靠雙穩(wěn)態(tài)觸發(fā)單元電路來存儲(記憶)信息的。靜態(tài)RAM通常作為主存的高速緩存存儲器(Cache)使用。

CMOSSRAM通常叫做CMOS，實際上是用CMOS工藝制造的一種低功耗靜態(tài)隨機存儲器。它存儲系統(tǒng)參數(shù)、時間信息等。紐扣電池提供CMOSSRAM和時鐘電路的工作電源。CMOSSRAM、時鐘電路的整個工作電流控制在幾十微安以內(nèi)，通常一顆紐扣電池可工作好幾年。由于需要特殊工藝制造靜態(tài)隨機存儲器，以保持較低的功耗，因此人們習慣于稱它為CMOS。與一般的SRAM相比，CMOSSRAM的存取速度較低。金屬-氧化物-半導體(Metal-Oxide-Semiconductor)結(jié)構(gòu)的場效應管簡稱MOS場效應管，有P型MOS管和N型MOS管之分。由MOS管構(gòu)成的集成電路稱為MOS集成電路，而由PMOS管和NMOS管共同構(gòu)成的互補型MOS集成電路即為CMOS-IC(ComplementaryMOSIntegratedCircuit)。4.1.2半導體存儲器的性能參數(shù)

內(nèi)存的容量通常以單位KB、MB或GB(注意：B表示字節(jié)Byte，b表示位bit)表示。

位/比特(bit)：這是內(nèi)存中最小的單位，二進制數(shù)序列中的一個0或一個1就是一比特(bit)。

字節(jié)(B，Byte)：是計算機中最常用、最基本的存儲器單位。一個字節(jié)等于8個比特，即1Byte

=

8bit。

千字節(jié)(KB、KiloByte)：電腦的內(nèi)存容量都很大，一般都是以千字節(jié)作單位來表示的，1KB

=

1024Bytes。兆字節(jié)(MB，MegaByte)：從20世紀90年代開始微機的硬盤和內(nèi)存等一般都是以兆字節(jié)(MB)為單位來表示。1MB

=

1024

KB。

吉字節(jié)(GB，GigaByte)：目前市場流行的微機的硬盤已經(jīng)達到幾百吉字節(jié)。1

GB

=

1024MB。

太字節(jié)(TB，TeraByte)：1

TB

=

1024

GB。

(1)內(nèi)存條的工作電壓。早期的FPM內(nèi)存和EDO內(nèi)存條均使用5V電壓，現(xiàn)在有使用3.3V的。SDRAM使用3.3V電壓。DDR內(nèi)存使用2.5V電壓，采用接口標準SSTL_2I/O。DDR2內(nèi)存的工作電壓為1.8V，采用接口標準SSTL_18I/O。DDR3內(nèi)存的工作電壓為圖4-6DDR、DDR2和DDR3的不同缺口位置

1.5V，采用接口標準SSTL_15I/O。DDR4內(nèi)存的工作電壓為1.2V以下。隨著工作電壓的降低，相同數(shù)據(jù)傳輸量的功耗將明顯下降。

(2)內(nèi)存條容量。計算機系統(tǒng)中，內(nèi)存的容量等于插在主板內(nèi)存插槽上所有內(nèi)存條容量的總和。內(nèi)存容量的上限一般由CPU、主板芯片組和內(nèi)存插槽決定。特別是內(nèi)存多通道技術的出現(xiàn)，支持幾個通道，就必須選用幾根內(nèi)存條，這樣才能發(fā)揮多通道技術的作用。目前絕大部分芯片組可以支持2GB或以上的內(nèi)存，主流的芯片組可以支持4GB或以上的內(nèi)存。目前內(nèi)存控制器已集成至CPU，因此，支持的內(nèi)存條容量將由CPU和主板共同決定。32位操作系統(tǒng)最多只支持4GB內(nèi)存。

(3)內(nèi)存條的接口類型與引腳。內(nèi)存條的接口類型是根據(jù)其金手指數(shù)量來劃分的。金手指是內(nèi)存條與內(nèi)存條插槽之間的連接接口。早期的內(nèi)存是30腳或72腳。對于臺式機而言，DDR采用184腳接口，而DDR2和DDR3均采用240腳接口，而且其工作電壓和接口均不兼容。DDR、DDR2和DDR3的缺口位置如圖4-6所示。

(4)內(nèi)存條等效主頻。內(nèi)存存取數(shù)據(jù)的時間，即存儲器進行一次完整的存取操作所需要的時間，單位為納秒。內(nèi)存上標有-5、-6、等字樣，表示存取時間，-5表示50ns，-6表示60

ns，時間越小，速度越快。盡管內(nèi)存的制造流程在不斷改進，但作為單個的DRAM，存取速度提高并不大。

CPU的速度在不斷提高，CPU與內(nèi)存之間的數(shù)據(jù)交換存在瓶頸。目前主要采用了DDR1、DDR2、DDR3等預提取技術或并行提取技術，可在內(nèi)存內(nèi)核頻率(100

MHz、133

MHz、166

MHz、200

MHz)變化不大的情況下，實現(xiàn)內(nèi)存條I/O與CPU接口速度的大幅提升。例如DDR3-1600，數(shù)據(jù)傳輸率達1600MT/s，內(nèi)存條I/O與CPU接口之間主頻達800MHz。定義這個頻率作為內(nèi)存主頻顯然不合適，容易混淆。作為一般用戶，只要知道內(nèi)存條等效主頻這個概念就行了，因此可以把DDR3-1600(1600MT/s，每周期傳輸兩次數(shù)據(jù))之800MHz定義為內(nèi)存等效主頻。單根內(nèi)存條數(shù)據(jù)線為64位，8個字節(jié)寬，那么DDR3-1600單根內(nèi)存條的數(shù)據(jù)帶寬

=

1600

×

8

=

12

800(MB/s)

=

12.8(GB/s)。

(5)

CL-tRCD-tRP參數(shù)。CL是CASLatenciestime的縮寫，表示列地址選通延時；tRCD是RAStoCASDelay的縮寫，表示行地址選通延時；tRP是RowPrechargetime的縮寫，表示行預充電時間。

內(nèi)存條的等效主頻越來越高，但內(nèi)存讀取時列地址、行地址選通延時并沒有多少變化。以列地址為例，DDR設置的CL值通常較小，一般為2、2.5、3；而DDR2設置的CL值通常較大，一般為4、5、6；而DDR3設置的CL值更大，一般為9、10、11；顯然這是因為DDR3內(nèi)存數(shù)據(jù)傳輸時鐘頻率較高的緣故。DDR3-1600K之CL-tRCD-tRP分別為11、11、11，下面驗證其參數(shù)的可行性。查SDRAM(EBJ21UE8BFU0-GN-F)之CL值為13.125ns，DDR3-1600之等效主頻為800MHz，周期為1.25ns，即CL

=

11

×

1.25ns

=

13.75ns，即CL設定值為13.75ns，大于其實際值13.125ns，符合要求。

(6)內(nèi)存的奇偶校驗。為校驗內(nèi)存存取過程中是否準確無誤，每8位配備1位作為奇偶校驗，以配合主板上的奇偶校驗電路對存取的數(shù)據(jù)進行準確性校驗，這需要在內(nèi)存條上額外加裝一塊存儲芯片。現(xiàn)在一般不帶校驗位：一方面是為了降低成本；另一方面，即使知道發(fā)生錯誤也于事無補。內(nèi)存的穩(wěn)定性主要靠制造過程和系統(tǒng)參數(shù)的正確設置來保證。

(7)內(nèi)存芯片的封裝形式。

DIP(DualIn-LinePackage)：雙列直插式封裝。

ZIP(Zig-zagIn-LinePackage)：單列直插式封裝。

SOJ(SmallOut-LineJ-Lead)：是一種普通的DRAM封裝形式，它采用J形的管腳排列在芯片的兩邊(見圖4-7)。

圖4-7SOJ封裝、TSOP封裝和FBGA封裝

TSOP(ThinSmallOut-LinePackage)：也是DRAM的一種封裝形式，但它的封裝厚度只有SOJ的1/3。TSOPDRAM被廣泛運用于SODIMM和IC卡式內(nèi)存。

FBGA：與TSOP封裝形式不同，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，無管腳，這為DDR2和DDR3內(nèi)存的穩(wěn)定工作與未來工作頻率的提高提供了良好的保障。DDR2和DDR3內(nèi)存均采用FBGA封裝形式。4.1.3內(nèi)存的選購

內(nèi)存直接關系到計算機整機的穩(wěn)定性和其他性能，因此，在選購內(nèi)存時，必須清楚內(nèi)存的各項參數(shù)和技術指標，下面介紹如何選購內(nèi)存。

(1)內(nèi)存速度。選用DDR3-1600還是DDR3-1333，要先看內(nèi)存控制器是在CPU上還是在北橋芯片上，然后確定支持的內(nèi)存條類型，看其是否支持多通道技術，確保其數(shù)據(jù)帶寬相匹配。

(2)內(nèi)存容量。目前，主流計算機的內(nèi)存一般為1

GB、2

GB和4

GB。對于一般用戶，1

GB和2

GB的內(nèi)存基本滿足需求；對于游戲愛好者和圖形設計者應配置2

GB和4

GB內(nèi)存。32位操作系統(tǒng)支持不超過4

GB的內(nèi)存。

(3)內(nèi)存條的數(shù)量。內(nèi)存條的數(shù)量由系統(tǒng)支持的通道數(shù)決定。支持3通道至少需要配3根內(nèi)存條才能發(fā)揮作用。單條內(nèi)存容量由內(nèi)存總?cè)萘砍酝ǖ罃?shù)，然后取整。

(4)品牌的選擇。內(nèi)存條是由內(nèi)存顆粒和其他相關電路組成的，而內(nèi)存顆粒的性能在一定程度上決定了內(nèi)存性能的好壞。常見的內(nèi)存顆粒廠商有三星(SAMSUNG，韓國)、美光(Micron，美國)、英飛凌(Infineon，德國)、Hynix(韓國)、南亞(Nanya，中國臺灣)、爾必達(ELPIDA，日本)、茂矽(MoselVitelic，中國臺灣)、力晶(Powerchip，中國臺灣)、華邦(Winbond，中國臺灣)、沖電氣(Oki，日本)等企業(yè)。

較有名的內(nèi)存條生產(chǎn)商有金士頓(Kingston)、金邦(GEIL)、宇瞻(Apacer)、三星(SAMSUNG)、威剛(ADATA)、勝創(chuàng)(KingMax)、金泰克、南亞易勝等。但應注意，即使同一個生產(chǎn)商，也可能采用不同品牌的內(nèi)存顆粒來生產(chǎn)內(nèi)存條。

在開始安裝內(nèi)存條前，需注意以下事項：

(1)請確認所使用的內(nèi)存條規(guī)格是在主板的支持范圍內(nèi)，建議使用相同容量、廠牌、速度、顆粒的內(nèi)存條。

(2)在安裝內(nèi)存條之前，務必將電源斷開，以免造成毀損。

4.2內(nèi)存條的安裝與拆卸

(3)在手接觸零部件(內(nèi)存條)之前，應清除靜電或佩帶靜電環(huán)。

(4)內(nèi)存條采用防呆設計，若插入的方向錯誤，內(nèi)存條就無法安裝，此時應更改插入方向。4.2.1內(nèi)存條的安裝

安裝內(nèi)存條后，BIOS會自動檢測內(nèi)存的規(guī)格及其容量。當使用雙(多)通道內(nèi)存技術時，內(nèi)存前端總線的帶寬會增加為單通道時的兩(通道數(shù))倍。對于配置4個DDR3內(nèi)存條插槽并支持雙通道內(nèi)存技術(DualChannelTechnology)的主板，4個DDR3內(nèi)存條插槽分為兩組通道(Channel)，每通道包含兩個插槽，如果要安裝兩個或四個DDR3內(nèi)存條，應使用相同的內(nèi)存條(即相同容量、廠牌、速度、顆粒)。注意查看說明書，確保插入不同的通道，才能發(fā)揮雙通道內(nèi)存技術的最佳性能。如果只安裝一支DDR3內(nèi)存條，則無法啟動雙通道內(nèi)存技術。安裝內(nèi)存條前，再次確認電源是斷開的，以避免造成內(nèi)存損壞。DDR3與DDR2之間并不兼容且均不兼容于DDR，安裝前確認是否為所需型號內(nèi)存條。下面以安裝DDR3內(nèi)存條為例進行介紹。

DDR3內(nèi)存條上有一個凹位，只能以一個方向安裝至內(nèi)存條插槽內(nèi)。

步驟一，確定好內(nèi)存條的方向后，扳開內(nèi)存條插槽兩側(cè)的卡扣，如圖4-8所示，將內(nèi)存條放入插槽，雙手按在內(nèi)存條上邊兩側(cè)，以垂直向下平均施力的方式，將內(nèi)存條向下壓入插槽。步驟二，內(nèi)存條若正確地壓入插槽內(nèi)，會發(fā)出一聲清脆的響聲，兩旁的卡扣便會自動向內(nèi)卡住內(nèi)存條，如圖4-9圓環(huán)處所示。

圖4-8內(nèi)存條垂直壓入插槽

圖4-9兩旁卡扣自動卡住內(nèi)存條4.2.2內(nèi)存條的拆卸

在拆卸內(nèi)存條之前，需注意以下事項：

(1)在拆卸內(nèi)存條之前，務必將電源斷開，以免造成毀損。

(2)在手接觸零部件(內(nèi)存條)之前，應清除靜電或佩帶靜電環(huán)。

內(nèi)存條的拆卸非常簡單，將內(nèi)存插槽兩側(cè)的扣卡同時向外打開，內(nèi)存條便會自動彈起，將內(nèi)存條取出即可。

衡量存儲器的一個重要指標就是速度。一般來講，速度高的存儲器，每位的價格也高，因此容量不能太大。早期計算機的容量很小，程序與數(shù)據(jù)從輔存調(diào)入主存是程序員自己安排的，程序員必須花很大的精力和時間把大程序預先分成塊，確定好這些程序在輔存中的位置和裝入主存的地址，而且要預先安排好程序運行時各塊如何和何時調(diào)入和調(diào)出。4.3存儲系統(tǒng)的層次結(jié)構(gòu)操作系統(tǒng)的形成和發(fā)展使得程序員有可能擺脫主、輔之間地址的人工定位。通過軟、硬件的結(jié)合，把主存和輔存統(tǒng)一成一個整體，形成了一個存儲層次。從存儲整體看，其速度接近于主存的速度，其容量接近于輔存的容量。這種系統(tǒng)不斷發(fā)展和完善，就逐步形成了現(xiàn)在廣泛使用的虛擬存儲系統(tǒng)。在該系統(tǒng)中，應用程序員可用機器指令地址對整個程序統(tǒng)一編址，如同程序員具有對應這個地址碼的全部虛存空間一樣。該空間可以比主存實際空間大得多，以至可以容得下整個程序。主—輔存層次滿足了存儲器的大容量和低成本的需求。

在速度方面，計算機的主存和CPU一直保持了大約一個數(shù)量級的差距。為了彌補這個差距，在主存和CPU之間設置了高速緩沖存儲器(Cache)，構(gòu)成了高速緩沖—主存層次。Cache—主存之間的地址映像和調(diào)度采用了主—輔存層次的技術，不同的是因其速度要求高，不是由軟、硬件結(jié)合，而是由硬件來實現(xiàn)的。從CPU的角度看，Cache—主存層次的速度接近于Cache，容量與每位價格則接近于主存。因此解決了速度與成本之間的矛盾。

現(xiàn)在大多數(shù)計算機同時采用上述這兩種存儲層次，構(gòu)成了Cache—主存—輔存三級存儲層次(見圖4-10)。圖4-10三層次存儲系統(tǒng)

案例4-1

增加內(nèi)存導致電腦運行不穩(wěn)定。

小李的計算機內(nèi)存只有512

MB，一直想升級至1

GB，于是從電腦配件市場購買了一條同接口標準的512

MB內(nèi)存條。小李原本期望電腦的性能有一個大的改善，可安裝完后，卻出現(xiàn)電腦運行不穩(wěn)定現(xiàn)象。

原因分析：內(nèi)存條與CPU交換大量的數(shù)據(jù)，速度很快，內(nèi)存條的接口標準雖然相同，但不同廠家、甚至不同批次的內(nèi)存條，其阻抗特性和CL-tRCD-tRP等參數(shù)可能不完全一致，這時只要時序出現(xiàn)一點點偏差，就會造成數(shù)據(jù)讀取或?qū)懭脲e誤，脫離正常的程序，導致藍屏或宕機。

解決辦法：內(nèi)存條擴容最好選用同型號、同品牌、相同廠家、相同批號的內(nèi)存顆粒的內(nèi)存條，或者直接購買1GB內(nèi)存條安裝，原內(nèi)存舍棄不用。

案例4-2

內(nèi)存接觸不良造成電腦不啟動。

計算機運行一直正常，最近經(jīng)常出現(xiàn)電腦不能正常啟動，有找不到內(nèi)存的報警聲，插入debug偵錯卡顯示C1不動。

原因分析：計算機運行一直正常，最近經(jīng)常出現(xiàn)電腦不能正常啟動，說明各部件正常，不存在硬件故障，但內(nèi)存條未通過自檢，故存在內(nèi)存接觸不良的問題。

解決辦法：內(nèi)存條通過金手指與主板插槽觸點接觸，形成連接通路，問題只可能出現(xiàn)在金手指和內(nèi)存插槽這兩個地方。測試方法：第一，重插內(nèi)存條；第二，插入其他內(nèi)存槽；第三，用橡皮擦清潔內(nèi)存條金手指。

主存在計算機系統(tǒng)中處于十分重要的地位，與計算機系統(tǒng)的性能密切相關。盡管對單一存儲單元寫入和讀出的性能改善不大，但通過適當?shù)膬?nèi)存組織架構(gòu)，采用預提取技術或并行處理技術，使得內(nèi)存條(內(nèi)存模組)的整體性能有了很大的提高，基本上跟上了CPU的發(fā)展步伐，確保了內(nèi)存條(內(nèi)存模組)接口與CPU之間的有效帶寬。4.4內(nèi)存技術如果只要選擇和安裝內(nèi)存條，前面的知識內(nèi)容基本夠了；如果想具有一定的分析和解決問題的能力，可以自主學習如下內(nèi)容。4.4.1內(nèi)存模組技術

早期的內(nèi)存直接插在主板上的插座(socket)上，這些內(nèi)存采用DIP(DualIn-linePackage)封裝，容量只有64KB、256KB等(見圖4-11)。

圖4-11DIPDRAM及安裝腳座

386時代主要使用30線SIMM(SingleIn-lineMemoryModule)，即單邊接觸內(nèi)存模組，有256KB、1MB、4MB、8MB等多種容量。每根30線SIMM內(nèi)存條有8位(1個字節(jié))數(shù)據(jù)位。由于386/486CPU的外部數(shù)據(jù)線是32位，所以這類內(nèi)存條必須同時插4條(見圖4-12)。

圖4-1230線SIMM

486時代主要使用72線SIMM，容量有4

MB、8

MB、16

MB等，每根72線SIMM內(nèi)存條有32位(4個字節(jié))數(shù)據(jù)位(見圖4-13)。由于486

CPU的外部數(shù)據(jù)線是32位，所以72線SIMM只插1條就行了，586

CPU的外部數(shù)據(jù)線是64位，所以72線SIMM必須插2條。現(xiàn)在SIMM內(nèi)存已經(jīng)很少見。

586時代主要使用168線DIMM(見圖4-14)，而168線內(nèi)存條的容量大多為16

MB、32

MB、64

MB、128

MB等，一般為EDO類型。每根168線DIMM內(nèi)存條有64位(8個字節(jié))數(shù)據(jù)位，所以586CPU的168線DIMM內(nèi)存只插1條就行。

圖4-1372線SIMM

圖4-14168線DIMM隨著CPU前端總線頻率(FSB)的進一步提高，內(nèi)存的速度成為系統(tǒng)性能進一步提高的瓶頸，隨后就出現(xiàn)了SDRAM、DDR、RDRAM、DDR2、DDR3等技術。

DDRSDRAM是一種繼SDRAM后出現(xiàn)的內(nèi)存技術。DDR(見圖4-15)英文原意為“DoubleDataRate”，顧名思義，相對SDRAM而言，其具有兩倍的數(shù)據(jù)傳輸率。以前使用的SDRAM都是“單倍數(shù)據(jù)傳輸模式”，即在一個外部時鐘周期中，只在時鐘方波上升沿時進行一次操作(讀或?qū)?，而DDR在一個外部時鐘(I/O緩沖輸出)周期的方波上升沿、下降沿(雙沿系統(tǒng))時各進行一次操作。所以，在相同的數(shù)據(jù)傳輸外部時鐘頻率下，DDR一個周期可以完成SDRAM兩個周期才能完成的任務，可以簡單理解為：數(shù)據(jù)傳輸外部時鐘頻率為100

MHz的DDR的數(shù)據(jù)傳輸率相當于200MHzSDR的數(shù)據(jù)傳輸率。

圖4-15184線DIMMDDR500為保持DDR內(nèi)存較高的數(shù)據(jù)傳輸率，降低功耗，DDR采用了電壓為2.5

V的SSTL2信號標準。盡管DDR的內(nèi)存條依然保留原有的尺寸(5.25英寸)，但插腳的數(shù)目已從168線增加到184線，且內(nèi)存條的凹位也移到了新的位置，所以根本無法把這些DIMM的DDRSDRAM插到168線的SDRAM插槽中。DDR內(nèi)存采用184線結(jié)構(gòu)，不向后兼容SDRAM，而要求專為DDR設計的主板。

DDR2(DoubleDataRate2)SDRAM是由JEDEC(電子設備工程聯(lián)合委員會)推出的內(nèi)存技術標準，它與上一代DDR內(nèi)存技術標準最大的區(qū)別是：雖然都采用了在數(shù)據(jù)傳輸外部時鐘的上升沿、下降沿進行數(shù)據(jù)傳輸，但DDR2(見圖4-16)內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存的預讀取能力(即4

bit數(shù)據(jù)預讀取)。因為DDR和DDR2都在數(shù)據(jù)傳輸外部時鐘的上升沿、下降沿進行數(shù)據(jù)傳輸，可以簡單理解為：DDR內(nèi)存數(shù)據(jù)傳輸外部時鐘頻率和內(nèi)存系統(tǒng)頻率相同，DDR2內(nèi)存數(shù)據(jù)傳輸外部時鐘頻率是內(nèi)存系統(tǒng)頻率的2倍。

DDR3SDRAM(DoubleDataRate3)是一種高帶寬存儲技術接口，它仍屬于SDRAM技術范疇，只是DRAM的一種接口規(guī)范。其存儲數(shù)據(jù)的DRAM陣列與其他型號的DRAM沒有什么兩樣，只是工作電壓更低，預提取位數(shù)更多，同其他DRAM具有類似的性能。

以上介紹的是臺式微機上的內(nèi)存模組。其實內(nèi)存條的應用非常廣泛，還用于筆記本電腦、路由器、打印機、服務器等其他設備中，種類很多，如圖4-17所示。

圖4-16240線DIMMDDR2內(nèi)存

圖4-17不同形態(tài)的內(nèi)存條4.4.2快速動態(tài)隨機存儲技術

前面提到單一存儲單元寫入和讀出的性能提升并不大，為了跟上了CPU速度提升的發(fā)展步伐，研究人員想了不少辦法，如采用預提取技術或并行處理技術，基本上確保了內(nèi)存接口與CPU接口之間的有效帶寬。

人們采用了FPMDRAM(FastPageModeDRAM)、擴展數(shù)據(jù)輸出動態(tài)隨機存儲器(ExtendedDataOutDRAM，EDO

DRAM)、同步動態(tài)隨機存儲器SDRAM(SynchronizedDynamicRAM)、雙數(shù)據(jù)率同步動態(tài)隨機存儲器DDR(DoubleDataRateSDRAM)、DDR2以及DDR3等技術，不斷滿足CPU速度提升的需要。

1.

FPMDRAM(快速頁模式DRAM)

FPMDRAM是一種比較老的DRAM，與早期的頁面模式內(nèi)存技術相比，它的優(yōu)勢是在訪問同一行(頁)的數(shù)據(jù)時速度比較快，一般為30線或72線內(nèi)存。若CPU所需訪問數(shù)據(jù)的地址在同一行內(nèi)，在送出行地址后，就可以連續(xù)送出列地址，而不必再輸出行地址。一般來講，程序或數(shù)據(jù)在內(nèi)存中排列的地址是連續(xù)的，那么輸出行地址后連續(xù)輸出列地址，可得到所需數(shù)據(jù)。這和以前DRAM存取方式(必須送出行地址、列地址才可讀寫數(shù)據(jù))相比要先進一些。

2.

EDODRAM(也叫HyperPageMode)

EDO(ExtendedDataOut)DRAM的讀取方式取消了擴展數(shù)據(jù)輸出內(nèi)存與傳輸內(nèi)存兩個存儲周期之間的時間間隔，在把數(shù)據(jù)發(fā)送給CPU的同時去訪問下一個頁面，從而提高了工作效率(約比傳統(tǒng)的DRAM快15%～30%)。EDO內(nèi)存一般為72線(SIMM)，也有168線(DIMM)的。

3.

SDRAM

SDRAM(SynchronousDRAM)是動態(tài)隨機存儲器的一種。早期DRAM的讀、寫等控制信號沒有與系統(tǒng)時鐘頻率同步，而SDRAM可以與CPU系統(tǒng)時鐘同步工作。SDRAM的輸入/輸出信號同步于系統(tǒng)時鐘頻率，工作(如突發(fā)(burst)模式)時能簡化和規(guī)范系統(tǒng)設計、提高數(shù)據(jù)傳輸性能。

4.

DDRSDRAM

DDRSDRAM(DoubleDataRateSDRAM)從理論上講，可把DRAM的速度提升一倍，它在數(shù)據(jù)傳輸外部時鐘的上升沿、下降沿存取數(shù)據(jù)，是SDRAM速度的2倍。雖說DDR建立在SDRAM的基礎上，但在速度和容量上有所提高。它使用了更多、更先進的同步電路。DDR使用了Delay-LockedLoop(DLL，延時鎖定回路)來提供一個數(shù)據(jù)選通信號(DQSDataStrobeSignal)，當數(shù)據(jù)有效時，存儲控制器可用這個數(shù)據(jù)選通信號精確定位數(shù)據(jù)。DDR允許在數(shù)據(jù)傳輸外部時鐘脈沖的上升沿和下降沿存取數(shù)據(jù)，不需提高數(shù)據(jù)傳輸外部時鐘頻率就能提高數(shù)據(jù)傳輸速度，因此其速度是標準SDRAM的兩倍。

DDRSDRAM按其傳輸速率可分為DDR200、DDR266、DDR333以及DDR400，其對應的數(shù)據(jù)傳輸外部時鐘頻率(與內(nèi)存系統(tǒng)頻率相同)分別為100

MHz、133

MHz、166

MHz和200

MHz，對應的內(nèi)存?zhèn)鬏攷挿謩e為1.6

GB/s(200MT/s×

64

bits/8

bits/Byte)、2.12

GB/s、2.66GB/s和3.2GB/s。MT/s即每秒傳輸兆次，1MT/s即每秒傳輸106次。DDR266和PC2100其實是一回事，只是表述方法不同罷了。DDR266指該內(nèi)存的數(shù)據(jù)傳輸率為266MT/s(實際數(shù)據(jù)傳輸外部時鐘頻率為133

MHz，等效于266

MHz的SDRAM)，而PC2100則是指其內(nèi)存?zhèn)鬏攷挒?100

MB/s。在內(nèi)存架構(gòu)上，傳統(tǒng)SDRAM屬于

×8組式，即內(nèi)存核心中的I/O寄存器有8位數(shù)據(jù)I/O，但對于×

8組的DDRSDRAM而言，內(nèi)存核心中的I/O寄存器卻是16位，即在數(shù)據(jù)傳輸外部時鐘信號上升沿輸出8位數(shù)據(jù)，在下降沿輸出8位數(shù)據(jù)，一個時鐘周期總共可傳輸16位數(shù)據(jù)。

為了保持較高的數(shù)據(jù)傳輸率和較低的功耗，DDR采用電壓為2.5V的SSTL2信號標準。

5.

DDR2

DDR2是在DDR的基礎之上發(fā)展起來的。由于DDR架構(gòu)的局限性，DDR數(shù)據(jù)傳輸率達到400MT/s(內(nèi)存系統(tǒng)頻率200MHz)后，單個內(nèi)存顆粒的速度提升很難，所以很快就推出了DDR2。DDR2作為DDR繼任者，在總體上仍保留了DDR的大部分特性，相對DDR設計變動不大，主要進行了以下幾點改進：

(1)改進針腳設計。DDR2是在DDR的基礎之上改進的，其外觀、尺寸與目前的DDR內(nèi)存幾乎一樣，但為了保持較高的數(shù)據(jù)傳輸率，適合電信號的要求，DDR2對針腳進行了重新定義，采用了雙向數(shù)據(jù)控制針腳，針腳數(shù)也由DDR的184線變?yōu)?40線(DDR2針腳數(shù)量有200線、220線、240線三種，其中240線的DDR2用于桌面PC系列)。

(2)更低的工作電壓。DDR2內(nèi)存采用0.09

μm的制作工藝，內(nèi)存單顆容量可以達到1～2

Gb，而隨后采用更先進的0.065

μm制作工藝的DDR2內(nèi)存的容量可以達到4

Gb。DDR2內(nèi)存改進了芯片核心，把工作電壓降到1.8

V，這預示著DDR2內(nèi)存的功耗和發(fā)熱量都有所降低。

(3)更小的封裝。DDR2采用先進的CSP(FBGA)無鉛封裝技術，這是比TSOP2更為貼近芯片尺寸的封裝方法，其晶圓上已做好封裝布線，可靠性有所提高。DDR2有兩種封裝形式，如果數(shù)據(jù)位寬度是4

bit/8

bit，則采用64-ball的FBGA封裝；如果數(shù)據(jù)位寬度是16

bit，則采用84-ball的FBGA封裝。

(4)采用了4

bitPrefect架構(gòu)。DDR2在DDR的基礎上采用了4位數(shù)據(jù)預取功能(現(xiàn)在DRAM內(nèi)部都采用了4bank的結(jié)構(gòu))。內(nèi)存顆粒內(nèi)部單元稱為Cell，它是由一組MemoryCellArray構(gòu)成的，也就是內(nèi)存單元陣列。內(nèi)存所指頻率分成三種，一種是DRAM系統(tǒng)(核心)頻率，一種是數(shù)據(jù)傳輸外部時鐘頻率，還有一種是數(shù)據(jù)傳輸率。圖4-18終端電阻器的作用

(5)終端電阻。DDR內(nèi)存對工作環(huán)境要求高，如果先前發(fā)出的信號不能被電路終端完全吸收，就會在電路上形成反射現(xiàn)象，從而影響后面的信號并造成運算出錯。因此，支持DDR的主板都是采用終端電阻來解決這個問題的。

每根數(shù)據(jù)線至少需要一個終端電阻，這意味著每塊DDR主板需要大量的終端電阻，這樣不僅增加了主板的生產(chǎn)成本，而且不同的內(nèi)存模組對終端電阻的要求不可能完全一樣，這就是所謂的“內(nèi)存兼容性問題”。

DDR2中加入了ODT(OnDieTerminator，片內(nèi)終端器)功能，即將終端電阻設計在芯片內(nèi)，如圖4-18所示。DRAM模組工作時把終端電阻器關掉；不工作的DRAM模組則接通終端電阻，起到減少信號反射的作用。ODT的功能由北橋芯片(現(xiàn)在已集成至CPU內(nèi)部)控制，在開機時設置EMRS(ExtendedModeRegistersSet，DDR2中終端電阻的通斷可通過EMRS設置)。ODT的作用對象包括DQS、RDQS、DQ等。這樣可產(chǎn)生更干凈的高品質(zhì)信號，使內(nèi)存穩(wěn)定工作于更高的時鐘頻率。終端電阻設計在內(nèi)存芯片上可簡化主板設計，降低主板成本，而且終端電阻可和內(nèi)存顆粒的“特性”相符，從而減少內(nèi)存與主板的兼容問題。

6.

SDRAM、DDR、DDR2、DDR3時鐘頻率比較

SDRAM是同步DRAM，數(shù)據(jù)傳輸率同系統(tǒng)頻率。SDRAM的DRAM系統(tǒng)頻率、數(shù)據(jù)傳輸外部時鐘頻率以及數(shù)據(jù)傳輸率都一樣。以PC-133SDRAM為例，它的系統(tǒng)(核心)頻率、數(shù)據(jù)傳輸外部時鐘頻率、數(shù)據(jù)傳輸率分別是133

MHz、133

MHz、133

Mb/s(對1位而言)。

DDRSDRAM中，系統(tǒng)(核心)頻率和數(shù)據(jù)傳輸外部時鐘頻率是一樣的，而數(shù)據(jù)傳輸率是數(shù)據(jù)傳輸外部時鐘頻率的兩倍。DDR(DoubleDataRate)內(nèi)存可在每個時鐘周期的上升沿和下降沿傳輸數(shù)據(jù)，一個時鐘周期可傳輸2bit數(shù)據(jù)，因此DDR的數(shù)據(jù)傳輸率是數(shù)據(jù)傳輸外部時鐘頻率的兩倍。以DDR266SDRAM為例，它的系統(tǒng)時鐘(核心)頻率、數(shù)據(jù)傳輸外部時鐘頻率、數(shù)據(jù)傳輸率分別是133

MHz、133

MHz、266

Mb/s。

目前JEDEC標準中的DDRSDRAM的最高標準是DDR400，它的系統(tǒng)(核心)頻率、數(shù)據(jù)傳輸外部時鐘頻率、數(shù)據(jù)傳輸率分別是200

MHz、200

MHz、400

Mb/s。

在DDR2SDRAM中，系統(tǒng)(核心)頻率和數(shù)據(jù)傳輸外部時鐘頻率不一樣，因為DDR2采用了4bitPrefetch技術。Prefetch為“數(shù)據(jù)預取”技術，它是端口數(shù)據(jù)傳輸率和內(nèi)存Cell之間數(shù)據(jù)讀/寫之間的倍率，如DDR為2bitPrefetch，因此DDR的數(shù)據(jù)傳輸率是核心工作頻率的兩倍。DDR2采用了4bitPrefetch架構(gòu)，它的數(shù)據(jù)傳輸率是系統(tǒng)時鐘(核心)頻率的四倍。實際上數(shù)據(jù)先輸入到I/O緩沖寄存器，再從I/O寄存器輸出。DDR2400的系統(tǒng)時鐘(核心)頻率、數(shù)據(jù)傳輸外部時鐘頻率、數(shù)據(jù)傳輸率分別是100

MHz、200

MHz、400

Mb/s。要注意的是，DDR2400和DDR200的核心頻率是一樣的，但DDR2400的數(shù)據(jù)傳輸率是DDR200的2倍。DDR3采用了8bitPrefetch架構(gòu)，它的數(shù)據(jù)傳輸率是系統(tǒng)時鐘(核心)頻率的8倍。

表4-2所示為DDR3、DDR2與DDR的對比。DDR3、DDR2、DDR和SDRAM各頻率間的關系見圖4-19。

DDR3、DDR2、DDR、SDRAM的頻率關系見表4-3，圖4-20所示為EDO、SDR、DDRSDRAM時序波形圖。表4-2DDR3、DDR2與DDR的對比

圖4-19SDRAM、DDR、DDR2、DDR3各種頻率間的關系表4-3DDR3、DDR2、DDR、SDRAM的頻率比較

圖4-20EDO、SDR、DDRSDRAM時序波形圖

DDRSDRAM能進行管線輸出，它能與數(shù)據(jù)傳輸外部時鐘同步輸入/輸出一組固定長度的數(shù)據(jù)。

在管線架構(gòu)下，從列地址輸入到數(shù)據(jù)輸入/輸出被分成幾個基本的處理塊，處理塊之間并行工作以提升數(shù)據(jù)傳輸能力。

預取操作就是預先提取和鎖定存儲單元陣列(DRAM)，將要輸出的數(shù)據(jù)送到I/O緩沖器中，當I/O緩沖器的處理速度比存儲單元陣列快的時候，在相同的預取操作時鐘周期里，DDRSDRAM能夠傳輸更多的數(shù)據(jù)量，同時要確保傳輸安全可靠。

目前預取操作主要有三種：2bit預取、4bit預取和8bit預取。DDRSDRAM采用2bit預取，DDR2SDRAM采用4bit預取，DDR3SDRAM采用8bit預取。4.4.3訪問時間

高速DRAM的訪問時間可分成兩種：隨機訪問時間(RandomAccessTime，RAT)和突發(fā)訪問時間(BurstAccessTime，BAT)，不同存儲器的典型訪問時間見表4-4。表4-4不同存儲器的典型訪問時間

隨機訪問時間：訪問與上次不同的行地址和列地址定位的存儲單元所需的時間。

突發(fā)訪問時間：訪問相同的行地址和不同列地址定位的存儲單元所需的時間。

下面比較一下EDODRAM、SDRSDRAM和DDRSDRAM讀周期的訪問時間。

圖4-21為EDODRAM、SDRSDRAM和DDRSDRAM突發(fā)讀周期的時序波形圖，突發(fā)長度(BurstLength，BL)為8。

圖4-21EDODRAM、SDRSDRAM和DDRSDRAM突發(fā)讀周期的時序波形圖表4-5EDODRAM、SDRSDRAM和DDRSDRAM突發(fā)訪問時間表

第一種：SDRSDRAM和DDRSDRAM的系統(tǒng)時鐘頻率為66MHz，EDO的時間為60

ns，所有存儲器第一個

時間為60ns，近似相等，這是因為所有DRAM存儲器的內(nèi)部結(jié)構(gòu)幾乎是一樣的。

第二種：SDRSDRAM和DDRSDRAM的系統(tǒng)時鐘頻率為100MHz，此時EDO的時間為50ns， 為20ns；SDRSDRAM和DDRSDRAM存儲器第一個 時間為50ns，突發(fā)傳輸時與時鐘頻率(DDR時為時鐘頻率的上、下沿)同步。第三種：SDRSDRAM和DDRSDRAM的系統(tǒng)時鐘頻率為133MHz，SDRSDRAM和DDRSDRAM存儲器第一個 時間為45ns，突發(fā)傳輸時與時鐘頻率(DDR時為時鐘頻率的上、下沿)同步。

通過比較就會發(fā)現(xiàn)：突發(fā)長度越大，不同存儲器的第二、三、四、五、六、七、八個輸出數(shù)據(jù)的時間差就越大。

注意EDODRAM是非同步的。下面比較一下66

MHzSDRAM和早期的EDODRAM-60ns不同傳輸次數(shù)的傳輸時間。

66MHzSDRAM和早期的EDODRAM-60ns的第一次訪問時間是相同的。

66MHzSDRAM

1staccess=60ns

2ndaccess=75ns=1staccess(60ns)+15ns

3rdaccess=90ns=2ndaccess(75ns)+15ns

4thaccess=105ns=3rdaccess(90ns)+15ns

…

依此類推。

EDODRAM

1staccess=60ns

2ndaccess=85ns=1staccess(60ns)+25ns

3rdaccess=110ns=2ndaccess(85ns)+25ns

4thaccess=135ns=3rdaccess(110ns)+25ns

…

依此類推。

比較以上的SDRAM和EDODRAM可知：

SDRAM和EDODRAM的第一次訪問時間是相同的；第二次SDRAM比EDODRAM快10ns；第三次SDRAM比EDODRAM快20ns；第四次SDRAM比EDODRAM快30ns……隨著突發(fā)位數(shù)的增加，相對EDODRAM而言，SDRAM的速度就越快。

Elpida存儲器代碼的意義如下：

EDDxxxxxxxx-xx-x

第一位E代表ElpidaMemory；

第二位代表型號。其中：B表示內(nèi)存條(Module)；C表示內(nèi)存芯片(Barechip)；D表示單片電路。第三位代表產(chǎn)品系列。其中：D表示DDRSDRAM或DDRSDRAMModule；E表示DDR2或DDR2Module；K表示DDRMobileRAM；M表示Mobile；R表示RDRAM或RIMM；S表示SDRAM或SDRAMModule。

Elpida公司存儲器產(chǎn)品編號如圖4-22所示。

圖4-22Elpida公司存儲器產(chǎn)品編號不同廠家的產(chǎn)品編號不一樣，可從各廠家的網(wǎng)站找到其編號的意義。各廠家網(wǎng)址是：

/en/

/china/company/about.asp

/4.4.4動態(tài)隨機存儲器介紹

Elpida存儲器公司是日電(NEC)和日立(HITACHI)共同創(chuàng)辦的一家合資公司。下面以其生產(chǎn)的μPD45128163芯片為例，介紹動態(tài)隨機存儲器的技術性能指標，它的芯片引腳如圖4-23所示。

芯片引腳功能如下：

A0～A13：地址線輸入 UDQM：高8位數(shù)據(jù)屏蔽使能位

A12(BA1)：組地址選擇LDQM：低8位數(shù)據(jù)屏蔽使能位

A13(BA0)：組地址選擇CKE：時鐘使能

DQ0～DQ15：數(shù)據(jù)輸入/輸出位 CLK：系統(tǒng)時鐘輸入端

圖4-23μPD45系列引腳圖：芯片選擇Vcc：電源供應端

：行地址選通Vss：地

：列地址選通VccQ：數(shù)據(jù)接口電源供應端

：寫使能端VssQ：數(shù)據(jù)接口電源地

NC：沒有連接

地址線(A0～Ax)輸入，不同的x代表了不同的芯片容量。

<行地址>：ACT命令輸入時行地址由(A0～Ax)決定。

<列地址>：read或write輸入時列地址由(A0～Ax)決定。

<組地址(BA)>：電平的不同狀態(tài)決定哪一組被選定。

<預充電模式選擇(AP)>：當預充電命令輸入或讀寫命令輸入時，AP腳的不同功能取決于AP的輸入電平。①當預充電命令輸入或讀寫命令輸入時：

AP功能：AP輸入電平為H，對所有組預充電；AP輸入電平為L，只對開始選擇的組預充電。

②當讀/寫命令輸入時：

AP功能：AP輸入電平為H，則突發(fā)式讀存取后，自動預充電；AP輸入電平為L，預充電命令輸入后才開始。

1．芯片功能

μPD45128163功能框圖如圖4-24所示。從功能框圖可看出：A0～A11：定位4K行地址(字線)；A0～A8：定位512列(數(shù)據(jù)線)；16根I/O線；4個組。

圖4-24PD45128163SDRAM128Mb功能框圖

2．芯片容量

由BA指定存儲器組BankA、BankB、BankC、BankD；I/O數(shù)據(jù)線有16位。

μPD45128163芯片按存儲器單元陣列架構(gòu)設計，每一個存儲器單元電路由一個晶體管和一個電容組成DRAM，一般用途的DRAM都是如此。μPD45128163(×16位架構(gòu))共有

128

Mb的容量，由4組構(gòu)成，每組是由4096條字線和512條數(shù)據(jù)線構(gòu)成的陣列，共有16位I/O數(shù)據(jù)線。

芯片容量=

212

×

29

×

16

×

4

=

221

×

24

×

22

=

227(b)

=

27(Mb)

=

128(Mb)圖4-25μPD45128163SDRAM128Mb單元陣列

3．存儲工作原理

單管單元寫入過程如下：對某單元寫入時，字線為高電平，V導通。若數(shù)據(jù)線為低電平(寫“1”)且C上無儲存電荷，則C上