項(xiàng)目1一位二進(jìn)制全加器電路的設(shè)計(jì)與制作思考與練習(xí)答案一、填空題1-1?在時(shí)間上和數(shù)值上都連續(xù)變化的信號(hào)稱為模擬信號(hào)，在時(shí)間上和數(shù)值上都離散的信號(hào)稱為數(shù)字信?號(hào)。1-2?在數(shù)字電路中，最基本的邏輯關(guān)系是與邏輯、或邏輯和非邏輯。1-3?三態(tài)門輸出狀態(tài)有低電平、高電平和高阻三種狀?態(tài)。1-4?邏輯代數(shù)中的三種基本運(yùn)算規(guī)則是代入_規(guī)則、反演規(guī)則和___對(duì)偶規(guī)?則。1-5?電?路。1-6?完成下列各種轉(zhuǎn)?換。（1）（10012=（910（2）（1010101.0112=（85.37510（3）（13610=（100010002（4）（25510=（111111112（5）（7038=（1110000112=（1C316（6）（3AB616=（111010101101102=（352668（7）（163.2510=（10100011.012=（A3.416（8）（27510=（0010011101018421（9）（73.4610=（01110011.010001108421（10）（01000010001101008421=（423410（11）（01100111.0010011101018421=（67.27510二、選擇題1-7?當(dāng)邏輯函數(shù)有?n?個(gè)變量時(shí)，共有D個(gè)變量取值組?合。A.n B.2nC.n2 D.2n1-8?可以實(shí)現(xiàn)“線與”功能的邏輯門是C。A.與非門 B.三態(tài)輸出門C.集電極開路門 D.漏極開路門1-9?在D情況下，“與非”運(yùn)算的結(jié)果是邏輯“0”。A.輸入全部是?0 B.任意多個(gè)輸入是?0C.僅一個(gè)輸入是?0 D.輸入全部是?11-10?對(duì)于?TTL?與非門閑置輸入端的處理，可以ABD。A.接電源 B.通過(guò)電阻?3kΩ接電源C.接地 D.與有用輸入端并聯(lián)1-11?CMOS?數(shù)字集成電路與?TTL?數(shù)字集成電路相比突出的優(yōu)點(diǎn)是A。A.微功耗 B.高速度 C.高抗干擾能力 D.電源范圍寬1-12?以下式子正確的是D。A.A+A=1 B.A·A=1 C.1+A=A D.A+AB=A三、計(jì)算題1-13?寫出下列函數(shù)的對(duì)偶式?F′及反函數(shù)。（1）答：（2）答：1-14?用公式化簡(jiǎn)法化簡(jiǎn)下列函?數(shù)。（1）答：（2）答：（3）答：1-15?用卡諾圖化簡(jiǎn)下列函?數(shù)。（1）答：（2）答：（3）約束條件答：四、分析題1-16?門電路的輸入波形如圖?1.48?所示，請(qǐng)對(duì)應(yīng)畫出各門的輸出波?形。圖1.48題?1-16?圖答：1-17?試寫出圖?1.49?所示組合電路的邏輯關(guān)系式，當(dāng)輸入信號(hào)?A?和?B?為何值時(shí)，輸出?Y?為低電?平？圖1.49題?1-17?圖答：（a）A=1或B=1或A=1B=1時(shí)，輸出Y為低電平。（b）A=1時(shí)，輸出Y為低電平。1-18?根據(jù)圖?1.50?所示電路，寫出各電路的最簡(jiǎn)邏輯函數(shù)式，并說(shuō)明它的邏輯功?能。圖1.50題?1-18?圖答：（a）異或功能（b）3個(gè)輸入中有2個(gè)以上為“1”時(shí)，輸出“1”1-19?一組交通燈有紅、黃、綠燈各一個(gè)。若燈都不亮，或兩個(gè)燈同時(shí)亮，或三個(gè)燈同時(shí)亮，均認(rèn)為出現(xiàn)故障。試寫出反映故障的邏輯表達(dá)式，并畫出故障報(bào)警電?路。答：設(shè)A、B、C為紅、黃、綠燈，亮為“1”，不亮為“0”；Y為故障，有故障為“1”，無(wú)故障為“0”。ABCY00000101001110010111011110010111真值表：化簡(jiǎn)得：邏輯圖：1-20?有一種比賽有?A、B、C?三名裁判員，另外還有一名總裁判。當(dāng)總裁判認(rèn)為合格時(shí)算做兩票，而?A、B、C?裁判認(rèn)為合格時(shí)分別算做一票。試用與非門設(shè)計(jì)這個(gè)多數(shù)通過(guò)表決邏輯電?路。答：設(shè)D為總裁判，A、B、C、D裁判認(rèn)為合格為“1”，不合格為“0”；表決結(jié)果為Y，通過(guò)為“1”，不通過(guò)為“0”。ABCDY00000001001000110100010101100111100010011010101111001101111011110001010101010111真值表：化簡(jiǎn)得：化成與非式：邏輯圖：項(xiàng)目2編碼顯示電路的設(shè)計(jì)與制作思考與練習(xí)答案一、填空題2-1?二進(jìn)制編碼器有?2n?個(gè)輸入信號(hào)，則輸出信號(hào)是n位二進(jìn)制?數(shù)。低）的。2-3?譯碼是編碼的逆過(guò)程，實(shí)現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。譯碼器分為

變量譯碼器和顯示譯碼器。2-4?二進(jìn)制譯碼器輸入的是二進(jìn)制代碼，若輸入有?n?個(gè)變量，則輸出端就有?2n?個(gè)輸出狀?態(tài)。2-5?半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陰接法和共陽(yáng)接?法。2-6?10?線-4?線編碼器所用的輸出代碼為8421BCD碼。二、選擇題2-7?二輸入二進(jìn)制譯碼器，其輸出端個(gè)數(shù)是A。A.4 B.5 C.6 D.22-8?下列各型號(hào)中屬于優(yōu)先譯碼器的是C。A.74LS48 B.74LS148 C.74LS138 D.74LS1472-9?32?個(gè)輸入端的二進(jìn)制編碼器，其輸出端的個(gè)數(shù)是B。A.4 B.5 C.6 D.72-10?現(xiàn)有?100?名學(xué)生，需要用二進(jìn)制編碼器對(duì)每位學(xué)生進(jìn)行編碼，則編碼器輸出至少C位二進(jìn)制數(shù)才能滿足要?求。A.5 B.6 C.7 D.82-11?要使?3?線?8?線譯碼器?74LS138?能正常工作，其使能端?S1、、的電平信號(hào)應(yīng)是A。A.100 B.111 C.000 D.0112-12?74LS148?輸入輸出端線為D。A.輸入?2?輸出?4 B.輸入?4?輸出?2C.輸入?3?輸出?8 D.輸入?8?輸出?3三、判斷題（正確打√，錯(cuò)誤的打×）2-13?優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許有多個(gè)輸入信號(hào)同時(shí)有效。（×）2-14?10?線-4?線?BCD?碼優(yōu)先編碼器?74LS147?有?10?個(gè)輸入端。（×）2-15?譯碼是編碼的逆過(guò)程。（√）2-16?74LS138?的?3?個(gè)控制端有一個(gè)無(wú)效時(shí)，芯片禁止譯碼，輸出高阻。（×）2-17?共陰型?LED?數(shù)碼管應(yīng)選用有效輸出為高電平的顯示譯碼器來(lái)驅(qū)動(dòng)。（√）四、分析題2-18?優(yōu)先編碼器?74LS148?正常工作，若輸入端～按順序?10101011?輸入時(shí)，輸出為多?少？答：為“010”。2-19?試用?74LS138?實(shí)現(xiàn)下列邏輯函數(shù)，畫出連線?圖。（1）答：（2）答：（3）答：2-20?要使?74LS138?譯碼器的第?12?腳輸出低電平，請(qǐng)標(biāo)出各輸入端應(yīng)置的邏輯電?平。答：要使，則

，,,2-21?試用?74LS138?譯碼器和適當(dāng)?shù)拈T電路實(shí)現(xiàn)一位二進(jìn)制全加?器。答：兩個(gè)?1?位二進(jìn)制數(shù)相加時(shí)，除本位數(shù)相加外，還要考慮從低位來(lái)的進(jìn)位。設(shè)、分別是被加數(shù)和加數(shù)，是相鄰低位的進(jìn)位，是本位和，是本位的進(jìn)位。全加器電路全加器真值表輸入輸出AiBiCi?1SiCi0000010100111001011101110010100110010111的功能真值表如下：2-22?顯示譯碼器?74LS48?正常工作，=1，=1，試分析輸入信號(hào)為“0110”狀態(tài)下，輸出引腳的邏輯電平各為多少？若欲顯示數(shù)字“2”，輸入引腳的邏輯電平應(yīng)為多?少？答：輸入信號(hào)為“0110”狀態(tài)下，輸出引腳abcdefg的邏輯電平分別為“0011111”，顯示字母“6”。若欲顯示數(shù)字“2”，輸入引腳的邏輯電平應(yīng)為“0010”。項(xiàng)目3循環(huán)彩燈電路的制作思考與練習(xí)答案一、填空題3-1?能夠從多路數(shù)據(jù)中選擇一路進(jìn)行傳輸?shù)碾娐贩Q為數(shù)據(jù)選擇器。3-2?半導(dǎo)體存儲(chǔ)器按功能分有ROM和RAM兩?種。3-3?ROM?主要由輸入緩沖器、地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器四部分組?成。3-4?ROM?器件按存儲(chǔ)內(nèi)容和存入方式的不同，可分為?ROM、可編程?ROM和可改寫?ROM。3-5?RAM?擴(kuò)展有兩種方式：一種是位擴(kuò)展，另一種是字?jǐn)U?展。3-6?CPLD?的中文全稱是復(fù)雜可編程器件，F(xiàn)PGA?的中文全稱是現(xiàn)場(chǎng)可編程門陣列器件。二、選擇題3-7?以下電路中，加以適當(dāng)輔助電路，適于實(shí)現(xiàn)單輸出組合邏輯電路的是 B。A.二進(jìn)制譯碼器 B.數(shù)據(jù)選擇器C.數(shù)值比較器 D.七段顯示譯碼器3-8?一個(gè)?8?選?1?數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有C個(gè)。A.1 B.2 C.3 D.83-9?一個(gè)?ROM?共有?10?根地址線，8?根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為D。A.10×8 B.102×8 C.10×82 D.210×83-10?為了構(gòu)成?4096×8?的?RAM，需要B片?1024×2?的?RAM。A.8? B.16? C.2? D.4?3-11?下列?ROM?中，目前應(yīng)用最廣泛的是D。A.掩膜?ROM B.UVEPROM C.E2PROM D.FlashMemories3-12?可編程邏輯器件是C。A.一種功能固定的專用芯片 B.一種可以運(yùn)行軟件的硬件平臺(tái)C.一種半成品數(shù)字集成電路 D.一種半成品模擬集成電路三、判斷題（正確的打√，錯(cuò)誤的打×）3-13?3-8?線譯碼器?74LS138?可實(shí)現(xiàn)數(shù)據(jù)分配器功能。（√）3-14?74LS151?為?8?選?1?數(shù)據(jù)選擇器，只有?3?個(gè)地址輸入端，不能實(shí)現(xiàn)?4?變量地址數(shù)據(jù)選擇功能。（×）3-15?數(shù)據(jù)選擇器可分為?2?選?1、4?選?1、8?選?1?和?16?選?1?等多種類型。（√）3-16?n?位地址編碼可區(qū)分?2n?1?個(gè)存儲(chǔ)單元。（×）3-17?動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新，以防止電容上存儲(chǔ)的信息丟失。（√）3-18?所有半導(dǎo)體存儲(chǔ)器在運(yùn)行時(shí)都具有讀和寫的功能。（×）3-19?ROM?和?RAM?中存入的信息在電源斷掉后都不會(huì)丟失。（×）3-20?快閃存儲(chǔ)器已達(dá)到可在線隨機(jī)讀寫應(yīng)用狀態(tài)，甚至有逐步取代硬盤的趨勢(shì)。（√）四、分析題3-21?選擇合適的數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)下列組合邏輯函?數(shù)。（1）答：（2）(1，3，5，7)答：（3）(0，2，3，4，8，9，10，13，14)答：3-22?某車間有黃、紅兩個(gè)故障指示燈，用來(lái)監(jiān)測(cè)?3?臺(tái)設(shè)備的工作情況。當(dāng)只有一臺(tái)設(shè)備有故障時(shí)黃燈亮；若有兩臺(tái)設(shè)備同時(shí)產(chǎn)生故障時(shí)，紅燈亮；3?臺(tái)設(shè)備都產(chǎn)生故障時(shí)，紅燈和黃燈都亮。試用數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電?路。答：設(shè)A、B、C分別為3臺(tái)設(shè)備的故障信號(hào)，有故障為“1”，正常工作為“0”；Y1表示黃燈，Y2表示紅燈，燈亮為“1”，燈滅為“0”。真值表如下：ABCY1Y20000010100111001011101110010100110010111得邏輯表達(dá)式為：電路圖：項(xiàng)目4由觸發(fā)器構(gòu)成的搶答器的制作思考與練習(xí)答案一、填空題4-1?觸發(fā)器有兩個(gè)互補(bǔ)的輸出端、，定義?Q=1、=0?為觸發(fā)器的1狀態(tài)，=0、=1?為觸發(fā)器的0狀態(tài)，==1?或==0?是一種不定狀?態(tài)。4-2?由與非門構(gòu)成的基本?RS?觸發(fā)器的功能有置0、置1和保持。它的約束條件是+=1，則它不允許輸入=0且=0的信?號(hào)。4-3?JK?觸發(fā)器具有置0、置1、保持和取反四種功能。欲使?JK?觸發(fā)器實(shí)現(xiàn)的功能，則輸入端?J?接1，K?接1。4-4?通常把一個(gè)?CP?脈沖引起觸發(fā)器的兩次以上的翻轉(zhuǎn)現(xiàn)象稱為空翻，觸發(fā)方式為上升沿觸發(fā)式或下降沿觸發(fā)式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)?象。4-5?組合邏輯電路的基本單元是門電路，時(shí)序邏輯電路的基本單元是觸發(fā)器。4-6?JK?觸發(fā)器的特征方程為，D?觸發(fā)器的特征方程為n+1=D。4-7?把?JK?觸發(fā)器?J?和?K?端相連作為?T?輸入端就構(gòu)成了?T?觸發(fā)器，T?觸發(fā)器具有的邏輯功能是保持和取反。4-8?將T觸發(fā)器的輸入恒為“1”就構(gòu)成?T′觸發(fā)器，這種觸發(fā)器僅具有翻轉(zhuǎn)功能。二、選擇題4-9?同步?RS?觸發(fā)器當(dāng)?R=S=0?時(shí)，=C。A.0 B.1 C. D.4-10?觸發(fā)器由門電路構(gòu)成，但它不同于門電路功能，主要特點(diǎn)是C。A.具有翻轉(zhuǎn)功能 B.具有保持功能 C.具有記憶功能4-11?同步?RS?觸發(fā)器是A。A.電平觸發(fā)的觸發(fā)器 B.上升沿觸發(fā)的觸發(fā)器C.下降沿觸發(fā)的觸發(fā)器 D.主從觸發(fā)器4-12?在基本?RS?觸發(fā)器的基礎(chǔ)上，增加兩個(gè)控制門和一個(gè)控制信號(hào)，便可構(gòu)成B。A.D?觸發(fā)器 B.同步?RS?觸發(fā)器C.主從?RS?觸發(fā)器 D.JK?觸發(fā)器4-13?在觸發(fā)器中，時(shí)鐘脈沖作為B。圖4.42題?4.14?圖A.抗干擾信號(hào) B.控制信號(hào)C.輸入信號(hào) D.置數(shù)信號(hào)4-14?如圖?4.42?所示，邏輯電路輸出的狀態(tài)為D。A.1?狀態(tài) B.0?狀態(tài)C.計(jì)數(shù)狀態(tài) D.保持狀態(tài)4-15?僅具有置“0”和置“1”功能的觸發(fā)器是C。A.基本?RS?觸發(fā)器 B.同步?RS?觸發(fā)器C.D?觸發(fā)器 D.JK?觸發(fā)器4-16?TTL?集成觸發(fā)器直接置?0?端（）和直接置?1?端（），在觸發(fā)器正常工作時(shí)應(yīng)C。A.=1，=0 B.=0，=1C.保持高電平“1” D.保持低電平“0”4-17?為實(shí)現(xiàn)將?JK?觸發(fā)器轉(zhuǎn)換為?D?觸發(fā)器，應(yīng)使A。A.J=DK= B.J=K=DC.J=K=D D.J=K=4-18?存儲(chǔ)?8?位二進(jìn)制信息要D個(gè)觸發(fā)?器。A.2 B.3 C.4 D.8三、判斷題4-19?D?觸發(fā)器的特征方程為，與無(wú)關(guān)，所以它沒(méi)有記憶功能。（×）4-20?RS?觸發(fā)器的約束條件?RS=0?表示不允許出現(xiàn)?R=S=1?的輸入。（√）4-21?同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（√）4-22?主從?JK?觸發(fā)器、邊沿?JK?觸發(fā)器和同步?JK?觸發(fā)器的邏輯功能完全相同。（√）4-23?由兩個(gè)?TTL?或非門構(gòu)成的基本?RS?觸發(fā)器，當(dāng)?R=S=0?時(shí)，觸發(fā)器的狀態(tài)為不定。（×）4-24?邊沿?JK?觸發(fā)器在?CP?為高電平期間，當(dāng)?J=K=1?時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（×）四、分析題4-25?由與非門構(gòu)成的基本?RS?觸發(fā)器的輸入波形如圖?4.43?所示，試畫出端的波形（設(shè)觸發(fā)器的初態(tài)為?0?態(tài)）。解：4-26?同步?RS?觸發(fā)器的輸入波形如圖?4.44?所示，試畫出端的波形（設(shè)觸發(fā)器的初態(tài)為?0?態(tài)）。解：4-27?D?觸發(fā)器電路如圖?4.45（a）所示，輸入波形如圖?4.45（b）所示，畫出?Q?端的波形（設(shè)觸發(fā)器的初態(tài)為?0）。解：n+1=D=A4-28?如圖?4.46?所示邊沿?D?觸發(fā)器，CP、D、、的波形如圖?4.47?所示，試畫出?Q?端的波形（設(shè)觸發(fā)器的初態(tài)為?1?態(tài)）。圖4.46題?4.28?圖解：4-29?如圖?4.48?所示?J、K?觸發(fā)器及?CP、J、K?波形，畫出端的波形（設(shè)觸發(fā)器的初態(tài)為?0?態(tài)）。解：4-30?如圖?4.49?所示觸發(fā)器，當(dāng)加入?CP?脈沖后，試畫出各輸出端端的波形（設(shè)各觸發(fā)器的初態(tài)為?0?態(tài)）。解：?CPQ1“0”Q2Q34-31?T?觸發(fā)器輸入?CP、T?的波形如圖?4.50所示，試畫出端的波形（設(shè)觸發(fā)器的初態(tài)為?0?態(tài)）。解：4-32?邊沿觸發(fā)器電路如圖?4.51?所示，試根據(jù)?CP?波形畫出和的波形（設(shè)各觸發(fā)器的初態(tài)均為?0?態(tài)）。解：?CP4-33?邊沿?T?觸發(fā)器電路如圖?4.52?所示，試根據(jù)?CP?波形畫出和的波形（設(shè)各觸發(fā)器的初態(tài)均為?0?態(tài)）。解：?CP項(xiàng)目5汽車尾燈控制電路的制作一、填空題5-1?構(gòu)成一個(gè)六進(jìn)制計(jì)數(shù)器最少要用3個(gè)觸發(fā)器，這時(shí)構(gòu)成的電路有6個(gè)有效狀態(tài)，2個(gè)無(wú)效狀?態(tài)。5-2?4?位二進(jìn)制加法計(jì)數(shù)器現(xiàn)態(tài)為?1000，當(dāng)下一個(gè)脈沖到來(lái)時(shí)，計(jì)數(shù)器的狀態(tài)變?yōu)?001。5-3?4?個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最多有16個(gè)有效狀?態(tài)。5-4?時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為同步時(shí)序電路和異步時(shí)序電?路。二、選擇題5-5?同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者B。A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)5-6?下列邏輯電路中為時(shí)序邏輯電路的是C。A.變量譯碼器 B.加法器C.數(shù)據(jù)寄存器 D.數(shù)據(jù)選擇器5-7?N?個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為D的計(jì)數(shù)?器。A.N?1 B.2N C.N2 D.2N5-8?N?個(gè)觸發(fā)器可以構(gòu)成能寄存B位二進(jìn)制數(shù)碼的寄存?器。A.N?1 B.N C.N+1 D.2N5-9?5?個(gè)?D?觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為A。A.5 B.10 C.25 D.325-10?同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是A。A.工作速度高 B.觸發(fā)器利用率高C.電路簡(jiǎn)單 D.不受時(shí)鐘?CP?控制5-11?8?位移位寄存器，串行輸入時(shí)經(jīng)D個(gè)脈沖后，8?位數(shù)碼全部移入寄存器?中。A.1 B.2 C.4 D.8三、判斷題（正確的打√，錯(cuò)誤的打×）5-12把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（×）5-13?時(shí)序電路是不含有記憶功能的器件。（×）5-14?時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（√）5-15?計(jì)數(shù)器的模是指輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（×）5-16?同步時(shí)序電路具有統(tǒng)一的時(shí)鐘?CP?控制。（√）5-17?異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（×）5-18?環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖?CP?作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（×）5-19?計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（×）5-20?N?進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)?N?分頻。（√）5-21?組合電路是不含記憶功能的器件。（√）四、分析題5-22?采用直接清零法，用集成計(jì)數(shù)器?74LS161?設(shè)計(jì)一個(gè)十四進(jìn)制計(jì)數(shù)器，畫出邏輯電路?圖。解：5-23?采用預(yù)置復(fù)位法，用集成計(jì)數(shù)器?74LS161?設(shè)計(jì)一個(gè)十一進(jìn)制計(jì)數(shù)器，畫出邏輯電路?圖。解：5-24?采用進(jìn)位輸出置最小數(shù)法，用集成計(jì)數(shù)器?74LS161?設(shè)計(jì)一個(gè)十二進(jìn)制計(jì)數(shù)器，畫出邏輯電路?圖。解：01005-25?采用級(jí)聯(lián)法，用集成計(jì)數(shù)器?74LS161?設(shè)計(jì)一個(gè)一百零八進(jìn)制計(jì)數(shù)器，畫出邏輯電路?圖。解：5-26?采用直接清零法，用集成計(jì)數(shù)器?74LS290?設(shè)計(jì)一個(gè)三進(jìn)制計(jì)數(shù)器和九進(jìn)制計(jì)數(shù)器，畫出邏輯電路?圖。解：三進(jìn)制計(jì)數(shù)器九進(jìn)制計(jì)數(shù)器5-27?環(huán)形計(jì)數(shù)器電路如圖?5.23（a）所示，若電路初態(tài)預(yù)置為?1001，隨著?CP?脈沖的輸入，試分析其輸出狀態(tài)的變化，并畫出對(duì)應(yīng)的狀態(tài)轉(zhuǎn)移?圖。解：10010011011011005-28?扭環(huán)形計(jì)數(shù)器電路如圖?5.24（a）所示，若電路初態(tài)預(yù)置為?0110，隨著?CP?脈沖的輸入，試分析其輸出狀態(tài)的變化，并畫出對(duì)應(yīng)的狀態(tài)轉(zhuǎn)移?圖。解：011011011010101101000101100100105-29?利用雙向?4?位?TTL?型集成移位寄存器?74LS194，構(gòu)成環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器，畫出邏輯電路?圖。解：構(gòu)成環(huán)形計(jì)數(shù)器10構(gòu)成扭環(huán)形計(jì)數(shù)器10項(xiàng)目6電子門鈴電路的制作思考與練習(xí)答案一、填空題6-1?555?定時(shí)器型號(hào)的最后幾位為?555?的是TTL產(chǎn)品，7555?的是CMOS產(chǎn)?品。6-2?555?定時(shí)器的應(yīng)用十分廣泛，主要可以用它構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器。6-3?555?定時(shí)器構(gòu)成的施密特觸發(fā)器，電源電壓為?VCC，CO?端子懸空，則回差電壓為。它可以將三角波變換成矩形波。6-4?555?定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路，如圖?6.8（a）所示。輸出暫穩(wěn)態(tài)時(shí)間?tw?為1.1RC，單穩(wěn)態(tài)電路的應(yīng)用場(chǎng)合有脈沖定時(shí)、脈沖延時(shí)。6-5?555?定時(shí)器構(gòu)成的多諧振蕩器，如圖?6.12（a）所示。其輸出信號(hào)的振蕩周期公式為，占空比公式為。二、選擇題6-6?555?定時(shí)器構(gòu)成的施密特觸發(fā)器不能實(shí)現(xiàn)的功能是D。A.波形變換 B.波形整形 C.脈沖鑒幅 D.脈沖定時(shí)6-7?555?定時(shí)器構(gòu)成的施密特觸發(fā)器，當(dāng)輸入控制端?CO?外接電壓?9V?時(shí)，回差電壓為B。A.3V B.4.5V C.6V D.9V6-8?多諧振蕩器可以產(chǎn)生C。圖6.20題?6-9?圖A.正弦波 B.三角波C.矩形脈沖 D.鋸齒波6-9?555?定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器如圖?6.20?所示，圖中?R?為?20kΩ，C?為?0.5μF。則觸發(fā)器的暫穩(wěn)態(tài)持續(xù)時(shí)間為B。A.10ms B.11msC.20ms D.5ms6-10?555?定時(shí)器屬于A。A.時(shí)序邏輯電路 B.組合邏輯電路C.模擬電子電路6-11?脈沖整形電路有C。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.555?定時(shí)器6-12?以下各電路中，B可以產(chǎn)生脈沖定?時(shí)。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器6-13?單穩(wěn)態(tài)觸發(fā)器可用來(lái)B。A.產(chǎn)生矩形波 B.產(chǎn)生延遲作用C.存儲(chǔ)信號(hào) D.把緩慢變化的信號(hào)變成矩形波6-14?為把?50Hz?的正弦波變成周期性矩形波，應(yīng)當(dāng)選用A。A.施密特觸發(fā)器 B.單穩(wěn)態(tài)電路 C.多諧振蕩器 D.譯碼器6-15?555?定時(shí)器端不用時(shí)，應(yīng)當(dāng)A。A.接高電平 B.接低電平C.通過(guò)?0.01μF?的電容接地 D.通過(guò)小于?500Ω的電阻接地三、判斷題6-16?在應(yīng)用中，555?定時(shí)器的?4?號(hào)引腳都是直接接地的。（×）6-17?施密特觸發(fā)器可用于將三角波變換成正弦波。（×）6-18?多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（√）6-19?單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（×）6-20?施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（×）6-21?施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（√）四、分析題6-22?555?定時(shí)器構(gòu)成的鑒幅電路，其輸入輸出波形如圖?6.21?所示。已知=3.6V，=1.8V。試畫出能實(shí)現(xiàn)該鑒幅功能的電路圖，并標(biāo)明電路中相關(guān)的參數(shù)?值。解：t8V4VUO/V9V6-23?已知施密特觸發(fā)器的輸入波形如圖?6.22?所示。輸入波形峰值為?UT=10V，電源電壓?VCC=9V，試求：（1）若輸入控制端?CO?通過(guò)電容接地，試畫出施密特觸發(fā)器的輸出波形；（2）若輸入控制端?CO?t8V4VUO/V9VtUO/V6V9V3VtUO/V6V9V3V圖6.21題?6-22?圖圖6.22題?6-23?圖圖6.23題?6-25?圖6-24?試用?555?定時(shí)器構(gòu)成一個(gè)振蕩周期為?2s、輸出脈沖占空比?q=2/3?的多諧振蕩器。設(shè)電容?C

=10μF。畫出電路?圖。解：R1=95kΩ，R2=95kΩ6-25?圖?6.23?所示是由?555?定時(shí)器構(gòu)成的什么電路？圖中控制揚(yáng)聲器是否鳴響的是哪個(gè)電位器？控制音調(diào)高低的又是哪個(gè)電位器？若原來(lái)無(wú)聲，如何調(diào)節(jié)才能鳴響？欲提高音調(diào)，又該如何調(diào)?節(jié)？解：555定時(shí)器構(gòu)成的多諧振蕩器。調(diào)節(jié)RP2可控制為0或1，從而控制振蕩器工作與否，因此能控制揚(yáng)聲器是否鳴響。R1、R2、RP1、C1共同構(gòu)成定時(shí)元件，因此調(diào)節(jié)RP1可控制音調(diào)高低。若原來(lái)無(wú)聲調(diào)節(jié)RP2使觸頭左移至適當(dāng)位置，可使為1，使揚(yáng)聲器鳴響。欲提高音調(diào)，減少RP1，因此觸頭下移。項(xiàng)目7數(shù)字電壓表的設(shè)計(jì)與制作思考與練習(xí)答案一、選擇題7-1?一個(gè)無(wú)符號(hào)?8?位數(shù)字量輸入的?DAC，其分辨率為（D）位。A.1 B.3 C.4 D.87-2?一個(gè)無(wú)符號(hào)?10?位數(shù)字輸入的?DAC，其輸出電平的級(jí)數(shù)為（A）。A.4 B.1O C.1024 D.2107-3?一個(gè)無(wú)符號(hào)?4?位權(quán)電阻?DAC，最低位處的電阻為?40kΩ，則最高位處電阻為（B）。A.4kΩ B.5kΩ C.10kΩ D.20kΩ7-4?4?位倒?T?電阻網(wǎng)絡(luò)型?DAC?的電阻網(wǎng)絡(luò)的電阻取值有（B）種。A.1