《FPGA系統(tǒng)設(shè)計(jì)》課程教學(xué)大綱一、課程基本信息課程名稱(中文)FPGA系統(tǒng)設(shè)計(jì)(英文)FPGAsystemdesign課程代碼課程性質(zhì)專業(yè)必修課開課院部物理與光電工程學(xué)院課程負(fù)責(zé)人課程團(tuán)隊(duì)授課學(xué)期第5學(xué)期學(xué)分/學(xué)時(shí)學(xué)分/32學(xué)時(shí)課內(nèi)學(xué)時(shí)32理論學(xué)時(shí)32實(shí)驗(yàn)學(xué)時(shí)實(shí)訓(xùn)（含上機(jī)）實(shí)習(xí)其他適用專業(yè)電子科學(xué)與技術(shù)授課語言中文對(duì)先修的要求先修《數(shù)字電子技術(shù)》。對(duì)后續(xù)的支撐對(duì)《專業(yè)綜合實(shí)驗(yàn)2》等后續(xù)課程提供工作基礎(chǔ)。課程簡(jiǎn)介（中文）本課程是電子科學(xué)與技術(shù)專業(yè)基礎(chǔ)課，主要介紹了常用EDA工具的使用方法以及典型目標(biāo)器件的結(jié)構(gòu)原理、FPGA技術(shù)以及VHDL編程語言。通過理論講解和應(yīng)用例子剖析的教學(xué)方式，使學(xué)生較好地掌握EDA基本技術(shù)，為今后從事電子設(shè)計(jì)和專用集成電路領(lǐng)域的研究打下扎實(shí)的基礎(chǔ)。（英文）Thiscourseisabasiccourseofelectronicscienceandtechnologymajor.ItmainlyintroducestheusemethodofcommonEDAtools,thestructureprincipleoftypicaltargetdevices,FPGAtechnologyandVHDLprogramminglanguage.Thecoursewilladoptteachingmethodsofbasictheoryexplanation,applicationexampleanalysis.thestudentscanbettermasterthefundamentalEDAtechnologyandlayasolidfoundationforfutureresearchinthefieldofelectronicdesignandASIC.二、課程目標(biāo)及對(duì)畢業(yè)要求指標(biāo)點(diǎn)的支撐序號(hào)課程目標(biāo)支撐畢業(yè)要求指標(biāo)點(diǎn)畢業(yè)要求1目標(biāo)1：掌握EDA有關(guān)的基本概念、基本設(shè)計(jì)理論常用EDA工具軟件使用以及典型器件結(jié)構(gòu)和原理，掌握利用VHDL語言在數(shù)字系統(tǒng)中的分析方法和設(shè)計(jì)方法（支撐畢業(yè)要求指標(biāo)點(diǎn)2.3）。2.3能夠運(yùn)用電子科學(xué)技術(shù)的基本原理，通過查閱文獻(xiàn)、借助仿真軟件等手段，比較并論證電子器件和應(yīng)用電子系統(tǒng)復(fù)雜工程問題的多種解決方案，獲得有效結(jié)論。畢業(yè)要求22目標(biāo)2：具備分析能力、樹立理論聯(lián)系實(shí)際的科學(xué)觀點(diǎn)（支撐畢業(yè)要求指標(biāo)點(diǎn)3.2）。3.2能夠針對(duì)特定需求，完成單元（部件）的設(shè)計(jì)。畢業(yè)要求3三、教學(xué)內(nèi)容及進(jìn)度安排序號(hào)教學(xué)內(nèi)容學(xué)生學(xué)習(xí)預(yù)期目標(biāo)課內(nèi)學(xué)時(shí)評(píng)價(jià)方式支撐課程目標(biāo)1EDA技術(shù)的基本概念、發(fā)展歷程、分類及各自特點(diǎn)。硬件描述語言VHDL的作用，EDA技術(shù)的特點(diǎn)及優(yōu)勢(shì)。FPGA的結(jié)構(gòu)和工作原理常用EDA工具介紹以及EDA技術(shù)的發(fā)展趨勢(shì)重點(diǎn)：CPLD和PFGA的結(jié)構(gòu)和工作原理思政導(dǎo)入：介紹相關(guān)學(xué)科背景，激勵(lì)學(xué)生努力學(xué)習(xí)的決心。了解EDA技術(shù)的基礎(chǔ)知識(shí)、基本概念、以及發(fā)展趨勢(shì)了解EDA設(shè)計(jì)的基本流程和常用開發(fā)工具了解可編程邏輯器件的種類以及常用制造廠商；能夠掌握FPGA/CPLD的區(qū)別掌握CPLD和PFGA的結(jié)構(gòu)和工作原理4作業(yè)：EDA技術(shù)的基本概念、簡(jiǎn)單PLD的原理、CPLD和PFGA的結(jié)構(gòu)和工作原理目標(biāo)12VHDL描述有關(guān)的基本概念，代碼的基本結(jié)構(gòu)包括庫、程序包和配置等組合電路的VHDL描述、基本時(shí)序電路的VHDL描述計(jì)數(shù)器和分頻器的VHDL描述重點(diǎn)：掌握常用組合電路和時(shí)序電路的VHDL描述，掌握并熟悉整數(shù)分頻器的設(shè)計(jì)方法。難點(diǎn)：時(shí)序電路的VHDL描述，不同占空比分頻器設(shè)計(jì)（1）理解VHDL描述的基本概念，包括文字規(guī)則、數(shù)據(jù)類型、VHDL操作符；（2）熟練掌握組合電路的VHDL描述（3）熟練掌握時(shí)序電路的VHDL描述；（4）掌握一般計(jì)數(shù)器的設(shè)計(jì)方法，各種整數(shù)分頻器的設(shè)計(jì)方法。（5）了解小數(shù)分頻器的原理8作業(yè)：組合電路的設(shè)計(jì)；時(shí)序電路的設(shè)計(jì)；計(jì)數(shù)器和分頻器設(shè)計(jì)目標(biāo)1，23EDA工具的應(yīng)用，包括應(yīng)用EDA軟件對(duì)VHDL程序進(jìn)行綜合及仿真分析。重點(diǎn)：掌握文本輸入和原理圖輸入兩種基本輸入方法掌握QuartusII的常用功能。難點(diǎn)：仿真波形的建立和仿真結(jié)果的分析掌握利用QuartusII進(jìn)行工程設(shè)計(jì)的流程，熟悉文本輸入和原理圖輸入方法，能對(duì)編寫的代碼進(jìn)行編譯、綜合以及仿真測(cè)試并對(duì)結(jié)果進(jìn)行分析（2）掌握開發(fā)板和仿真器的連接方法，并能通過開發(fā)板驗(yàn)證編寫代碼的正確性。2作業(yè)：文本輸入和原理圖輸入兩種基本輸入方法,VHDL程序進(jìn)行綜合及仿真分析。目標(biāo)1,24VHDL的數(shù)據(jù)對(duì)象和描述風(fēng)格、VHDL描述的基本語句：順序語句和并行語句、仿真測(cè)試文件重點(diǎn)：順序語句和并行語句。難點(diǎn)：變量和信號(hào)的差別、順序語句和并行語句的區(qū)別。（1）掌握VHDL的數(shù)據(jù)對(duì)象，了解VHDL的描述風(fēng)格；（2）理解并熟練掌握常用的順序語句和并行語句。（3）會(huì)編寫簡(jiǎn)單的測(cè)試向量文件對(duì)所編寫的VHDL進(jìn)行仿真測(cè)試。8作業(yè)：順序語句和并行語句,測(cè)試文件目標(biāo)1,25宏功能模塊應(yīng)用以及相關(guān)語法重點(diǎn)：LPM_RAM以及LPM_ROM模塊的設(shè)置和應(yīng)用。難點(diǎn)：宏功能模塊的正確調(diào)用及測(cè)試。思政導(dǎo)入：介紹常用一些具有影響力的IP核，激勵(lì)學(xué)生努力向上。理解宏模塊的功能和相關(guān)語法。掌握LPM_RAM以及LPM_ROM模塊的設(shè)置和應(yīng)用。3作業(yè)：LPM_RAM以及LPM_ROM宏模塊功能，計(jì)數(shù)器LPM模塊目標(biāo)1,26數(shù)字系統(tǒng)的設(shè)計(jì)方法，數(shù)字系統(tǒng)的優(yōu)化方法。重點(diǎn)：常用的資源優(yōu)化和速度優(yōu)化方法難點(diǎn)：合理利用QuartusII對(duì)代碼進(jìn)行資源和速度優(yōu)化。熟悉資源優(yōu)化、速度優(yōu)化的常用方法，熟悉QuartusII中常用的優(yōu)化設(shè)置與優(yōu)化設(shè)計(jì)方法。3作業(yè)：VHDL描述中資源優(yōu)化和速度的優(yōu)化方法，QuartusII中常用的優(yōu)化設(shè)置目標(biāo)1,27VHDL設(shè)計(jì)簡(jiǎn)單邏輯電路的基本方法，狀態(tài)機(jī)的實(shí)用程序設(shè)計(jì)、狀態(tài)編碼方法以及非法狀態(tài)排除技術(shù)，。重點(diǎn)：moore型狀態(tài)機(jī)的設(shè)計(jì)Mealy型狀態(tài)機(jī)的設(shè)計(jì)。難點(diǎn)：狀態(tài)機(jī)設(shè)計(jì)的安全性和可靠性1掌握簡(jiǎn)單邏輯電路的VHDL描述方法，3掌握moore型狀態(tài)機(jī)以及Mealy型狀態(tài)機(jī)的VHDL描述方法。4作業(yè)：moore型狀態(tài)機(jī)以及Mealy型狀態(tài)機(jī)的VHDL描述狀態(tài)編碼以及非法狀態(tài)排除目標(biāo)1，2課程考核序號(hào)課程目標(biāo)（支撐畢業(yè)要求指標(biāo)點(diǎn)）考核內(nèi)容評(píng)價(jià)依據(jù)及成績(jī)比例(%)成績(jī)比例(%)考勤與平時(shí)作業(yè)考試1目標(biāo)1：掌握EDA有關(guān)的基本概念、基本設(shè)計(jì)理論常用EDA工具軟件使用以及典型器件結(jié)構(gòu)和原理，掌握利用VHDL語言在數(shù)字系統(tǒng)中的分析方法和設(shè)計(jì)方法（支撐畢業(yè)要求指標(biāo)點(diǎn)2.3）。(1)EDA技術(shù)的基本概念、CPLD和FPGA典型器件的結(jié)構(gòu)和工作原理，常見廠商和開發(fā)工具并熟悉EDA設(shè)計(jì)的基本流程。(2)VHDL描述的基本概念和描述風(fēng)格以及VHDL程序的基本結(jié)構(gòu)包括庫、實(shí)體、結(jié)構(gòu)體、程序包和配置等（3）VHDL基本語法以及組合電路和時(shí)序電路的設(shè)計(jì)方法，并能利用VHDL描述一些簡(jiǎn)單的數(shù)字系統(tǒng)。60602目標(biāo)2：具備分析能力、樹立理論聯(lián)系實(shí)際的科學(xué)觀點(diǎn)（支撐畢業(yè)要求指標(biāo)點(diǎn)3.2）。（1）常用數(shù)字邏輯功能部件的VHDL描述(2)狀態(tài)機(jī)的多種VHDL描述方法，并能結(jié)合開發(fā)工具對(duì)相關(guān)的VHDL代碼進(jìn)行優(yōu)化。（3)了解VHDL設(shè)計(jì)優(yōu)化的意義，掌握常見的資源和速度優(yōu)化方法；4040合計(jì)3070100注：各類考核評(píng)價(jià)的具體評(píng)分標(biāo)準(zhǔn)見《附錄：各類考核評(píng)分標(biāo)準(zhǔn)表》五、教材及參考資料1.教材《EDA技術(shù)實(shí)用教程》（第六版），潘松、黃繼業(yè)，科學(xué)出版社，2018。2.主要參考書[1]潘松編著，《EDA技術(shù)實(shí)用教程VHDL版》(第五版)，科學(xué)出版社，2015[2]姜雪松主編，《硬件描述語言VHDL教程》，西安交通大學(xué)出版社，2004[3]趙俊超編寫，《集成電路設(shè)計(jì)VHDL教程》，北京希望電子出版社，2002六、教學(xué)條件多媒體教室大綱執(zhí)筆人：審核人(專業(yè)負(fù)責(zé)人/系主任)：修定時(shí)間：2022年2月18日

附錄：各類考核評(píng)分標(biāo)準(zhǔn)表作業(yè)考核評(píng)分標(biāo)準(zhǔn)教學(xué)目標(biāo)要求評(píng)分標(biāo)準(zhǔn)權(quán)重（%）90-10080-8960-790-59目標(biāo)1：掌握EDA有關(guān)的基本概念、基本設(shè)計(jì)理論常用EDA工具軟件使用以及典型器件結(jié)構(gòu)和原理，掌握利用VHDL語言在數(shù)字系統(tǒng)中的分析方法和設(shè)計(jì)方法（支撐畢業(yè)要求指標(biāo)點(diǎn)2.3）。在作業(yè)中對(duì)EDA基本概念理解正確，正確掌握VHDL基本語法，能用VHDL語言完成給定考核任務(wù)。在作業(yè)中對(duì)EDA基本概念理解存在少量非原則性錯(cuò)誤，基本掌握和理解了VHDL語言，能用VHDL語言完成大部分考核任務(wù)。在作業(yè)中對(duì)EDA基本概念理解存在不少錯(cuò)誤，理解并掌握部分VHDL語法，能用VHDL語言完成少部分的考核任務(wù)。在作業(yè)中對(duì)EDA基本概念理解存在嚴(yán)重錯(cuò)誤，完全不能掌握VHDL語法。60目標(biāo)