1.4邏輯函數(shù)及其表示方法1.4.1邏輯函數(shù)的幾種基本表示方法1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式1.邏輯函數(shù)的定義和特點(diǎn)定義：輸入邏輯變量和輸出邏輯變量之間的邏輯關(guān)系。2.邏輯函數(shù)的表示方法真值表邏輯函數(shù)式

邏輯圖波形圖特點(diǎn)：輸入變量和輸出變量只有邏輯0、邏輯1兩種取值。1.4.1邏輯函數(shù)的幾種基本表示方法Y

=F（A、B、C、...）HDL語(yǔ)言邏輯函數(shù)的真值表是唯一的

真值表：輸入變量不同取值組合與函數(shù)值間的對(duì)應(yīng)關(guān)系列成表格。1.4.1邏輯函數(shù)的幾種基本表示方法假設(shè)有一個(gè)房間有3扇門，每一扇門的邊上都有一個(gè)控制房間內(nèi)電燈的開(kāi)關(guān)，要求任意一個(gè)開(kāi)關(guān)都能打開(kāi)或者關(guān)閉房間內(nèi)的電燈。該邏輯函數(shù)的真值表為ABCFABCF000010010011101001011100011011111.4.1邏輯函數(shù)的幾種基本表示方法例1.4-1：判斷以下等式是否成立。令A(yù)BCF1F2ABCF1F20000010011001111010001011110000110011100

在所有A、B、C取值情況下，F(xiàn)1和F2都相等，所以題中等式成立。解:ABCFABCF00001001001110100101110001101111邏輯表達(dá)式：把輸入和輸出的關(guān)系寫(xiě)成與、或、非等運(yùn)算的組合式。（1）找出函數(shù)值為1的輸入組合；（2）寫(xiě)出函數(shù)值為1的輸入組合對(duì)應(yīng)的乘積項(xiàng)；（3）這些乘積項(xiàng)作邏輯加。積之和表達(dá)式（SumofProducts,SOP），與-或表達(dá)式。1.4.1邏輯函數(shù)的幾種基本表示方法ABCFABCF00001001001110100101110001101111——和之積（ProductofSums，POS)表達(dá)式、或-與表達(dá)式。（1）依次找出所有函數(shù)值等于0的輸入組合；（2）把變量值為1的寫(xiě)成反變量，變量值為0的寫(xiě)成原變量，相或后即得到和項(xiàng)；（3）把這些和項(xiàng)作邏輯乘。由真值表寫(xiě)表達(dá)式的第二種方法1.4.1邏輯函數(shù)的幾種基本表示方法邏輯圖：用邏輯符號(hào)來(lái)表示函數(shù)式的運(yùn)算關(guān)系1.4.1邏輯函數(shù)的幾種基本表示方法時(shí)序圖：反映輸入和輸出波形變化的圖形叫時(shí)序圖1.4.1邏輯函數(shù)的幾種基本表示方法ABCFABCF00001001001110100101110001101111硬件描述語(yǔ)言（VerilogHDL）1.4.1邏輯函數(shù)的幾種基本表示方法

在20世紀(jì)80年代，集成電路的快速發(fā)展推動(dòng)了數(shù)字電路設(shè)計(jì)標(biāo)準(zhǔn)化的開(kāi)發(fā)。以VHDL和VerilogHDL為代表的硬件描述語(yǔ)言（HardwareDescriptionLanguage，HDL）成為描述數(shù)字電路最通用的語(yǔ)言。moduleZHUHE1(A,B,C,F);inputA,B,C;outputF; assignF=(~A&~B&C)|(~A&B&~C)|(A&~B&~C)|(A&B&C);endmodule1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式3個(gè)變量的邏輯函數(shù)有以下8個(gè)最小項(xiàng)：最小項(xiàng)：每個(gè)變量都以原變量或反變量的形式出現(xiàn)一次且僅出現(xiàn)一次的乘積項(xiàng)稱為最小項(xiàng)。1.最小項(xiàng)的定義和表示最小項(xiàng)m0m1m2m3m4m5m6m7簡(jiǎn)化表示2.最小項(xiàng)的性質(zhì)（2）任意兩個(gè)最小項(xiàng)的乘積恒為0，即mimj=0(i≠j)；（3）所有最小項(xiàng)之和恒為1。（1）每一最小項(xiàng)與一組變量取值相對(duì)應(yīng)，只有這一組取值使該最小項(xiàng)的值為1；1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式3.標(biāo)準(zhǔn)與-或表達(dá)式——最小項(xiàng)之和的形式例：求函數(shù)的最小項(xiàng)之和表達(dá)式解：=m0+m1+m5+m8=∑m（0,1,5,8）=m3+m2+m1=∑m(1,2,3)1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式4.最大項(xiàng)的定義與表示

如果一個(gè)或項(xiàng)包含了全部n個(gè)變量，且每個(gè)變量都以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，則稱該或項(xiàng)為最大項(xiàng)。M7000M3100M6001M2101M5010M1110M4011M0111簡(jiǎn)化表示ABC最大項(xiàng)簡(jiǎn)化表示ABC最大項(xiàng)1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式5.函數(shù)最大項(xiàng)的性質(zhì)（1）任一最大項(xiàng)有且僅有一組變量取值使該最大項(xiàng)的值為0。

（2）任意兩個(gè)不同的最大項(xiàng)的和恒為1，即Mi+Mj

=1，i≠j。（3）全部最大項(xiàng)的乘積恒等于0，即（4）編號(hào)相同的最小項(xiàng)和最大項(xiàng)是互反的，即

1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式

6.最小項(xiàng)表達(dá)式和最大項(xiàng)表達(dá)式之間的關(guān)系1.4.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式思考題1．邏輯函數(shù)F(A,B,C)=∏M(1,3,4,6,7)，則F(A,B,C)=

∑m(

）?！苖(

0,2,5)2．已知，下列組合中，

可以肯定使F=0。A．A=0,BC=1B．B=1，C=1C．C=1，D=0D．BC=1，D=13.已知某電路的真值表如表所示，該電路的邏輯表達(dá)式為

。ABCFA