第3章邏輯代數(shù)及邏輯門

[3-1]填空

I、與模擬信號相比，數(shù)字信號的特點是它的厘此性。一個數(shù)字信號只有兩種取值分別

表示為0_和l_o

2、布爾代數(shù)中有三種最根本運算：與、或和非，在此根底上又派生出五種

根本運算，分別為與非、或非、異或、同或和與或非。

3、與運算的法那么可概述為：有“0”出0,全“1”出」；類似地或運算的法那么

為有"1"出"1“，全"0"出"0”,

4、摩根定理表示為：~A7B=A±B；'A+B=AB.

5、函數(shù)表達式Y(jié)=AB+C+。，那么其對偶式為y'=(A+3)C-D。

6、根據(jù)反演規(guī)那么，假設(shè)Y=4后+C+D+C,那么F=(A8+。+。)?仁。

7、指出以下各式中哪些是四變量ABCD的最小項和最大項。在最小項后的()里填

入m”在最大項后的()里填入Mi,其它填X(i為最小項或最大項的序號)。

(1)A+B+D(X)；(2)ABCD(m7);(3)ABC(X)

(4)A8(C+D)(X)；(5)A+B+C+D(M9);(6)A+B+CD(X)；

8、函數(shù)式F=AB+BC+CD寫成最小項之和的形式結(jié)果應(yīng)為工/加3,6711.12,13,14.⑸.寫

成最大項之積的形式結(jié)果應(yīng)為“"(0」,2.4.5、8.9,10)

9、對邏輯運算判斷下述說法是否正確，正確者在其后()內(nèi)打?qū)μ枺粗騒。

(1)假設(shè)X+Y=X+Z,那么Y=Z；(X)

(2)假設(shè)XY=XZ,那么Y=Z；(X)

⑶假設(shè)X十Y=X十Z,那么Y=Z；(V)

[3-2]用代數(shù)法化簡以下各式

(1)F\=ABC4-AB-1(2)F2=ABCD-^-ABD+ACD=AD

(4)5=A+8+C(A+8+C).(A+B+C)

(3)F3=AC+ABC+ACD+CD

=A+CD=A+BC

[3-3]用卡諾圖化簡以下各式

(1)F.=BC+AB+ABC(2)F,=AB+BC4-BC

=AB+C=A+B

(3)Fy=AC+AC+BC^BC(4)F4=ABC+ABD+ACD+CD+ABC^ACD

=AB+AC+BC=A+D

或彳3+同己+方c

(5)=ABC+AC+ABD(6)—AB+CD+ABC+AD+ABC

=AB+AC+BD=A+BC+CD

(7)F-j=AC+AB+BCD+BD+ABD+ABCD(8)紜=AC+AC+BD+BD

=A+BD+BD=ABCD+ABCD+

ABCDABCD

(9)玲=Z(。十O)+8WO+4C5+A與=+

(1O)FIO=4°=AC+AB+BCD+BEC+DEC=AB+AC+BD+EC

[3-4]用卡諾圖化簡以下各式

(1)P\(A,8,0=1,2,5,6,7)=AB+AC+BC

(2)P2(A,B,CQ尸ZMQ1,2,3,4,6,7,8,9,10,11,14)=AC+AP+B+CD

(3)P3(4B,CQ尸Z〃?(0,1,,4,6,8,9,10,12,13,14,15)=XB+BC+AD+BD

(4)P4(A,3,CQ尸M^M^A+BC+BC+D

[3-5]用卡諾圖化簡以下帶有約束條件的邏輯函數(shù)

(1)[(A4C,。)=Z〃?(3,6,8,9,11,12)+2(0,L2,13,14,15)=AC+BD+BCD^ACD)

⑵P2(A,B,C,D尸w(0,2,3,4,5,6,11,12)+工,(8,9,10,13,14,15)=BC+BC+D

(3)P3=A+C+D+ABCD+ABCD=AD+ACD+BCD(^ABD)AB+AC=0

(4)P4=ABCD+ABCD=A+B

(A8C。為互相排斥的一組變量，即在任何情況下它們之中不可能兩個同時為1)

[3-6]:Yx=AB+AC^BDY2=ABCD+ACD+BCD+BC

用卡諾圖分別求出X+七，X十X。

解:先畫出YI和丫2的卡諾圖，根據(jù)與、或和異或運算規(guī)那么直接畫出X吃，X+X，X十匕

的卡諾圖，再化簡得到它們的邏輯表達式：

Y.Y^ABD+ABC^CD

X+匕=AB+C+萬D

K?Y2=ABCD+ABC+BCD+ACD

第4章集成門電路

[4-1]填空

1.在數(shù)字電路中，穩(wěn)態(tài)時三極管一般工作在刃送（放大，開關(guān)）狀態(tài)。在圖4.1中，假

設(shè)5<0,那么晶體管截止（截止，飽和），此時U。=3.7V（5V,3.7V,2.3V）；欲使晶體

管處于飽和狀態(tài)，5需滿足的條件為b（a.（/i>0；b.72九口；c.上空<*工）。

Rb儆Rb眼

在電路中其他參數(shù)不變的條件下，僅Rb減小時，晶體管的飽和程度四連（減輕，加深，

不變）；僅用減小時，飽前程度減輕（減輕，加1深，不變）。圖中C的作用是加速（去

耦，加速，隔直）。

G,G

^=□>70-

G3

圖4.2

2.由TTL門組成的電路如圖4.2所示，它們的輸入短路電流為/s=L6mA,高電平輸

入漏電流/R=40RA。試問：當A=3=l時，G]的灌（拉，灌）電流為3.2mA；A=0時，

Gi的拉（拉，灌）電流為160"A。

3.圖4.3中示出了某門電路的特性曲線，試據(jù)此確定它的以下參數(shù)：輸出高電平

f/0H=3V；輸出低電平U（n=0.3V；輸入短路電流Zs=1.4mA；高電平輸入漏電流

/R=0.02mA：閾值電平UT=1.5V:開門電平UCN=1.5V:關(guān)門電平UOFF=1.5V;

低電平噪聲容限（/NL=L2V；高電平噪聲容限U\H二L5V；最大灌電流/owax=15mA；

扇出系數(shù)Nk10。

圖4.3

4.TTL門電路輸入端懸空時，應(yīng)視為高電平（高電平，低電平，不定）；此時如用萬

用表測量輸入端的電壓，讀數(shù)約為1.4V（3.5V,OV,1.4V）o

5.集電極開路門（0C門）在使用時須在輸出與電源（輸出與地，輸出與輸入，輸出

與電源）之間接一電阻。

6.CMOS門電路的特點：靜態(tài)功耗極低1很大，極低）；而動態(tài)功耗隨著工作頻率的

提富而增加（增加，減小,不變）；輸入電阻很大（很大，很小）；噪聲容限而（高，低，等）

于TTL門

[4-21電路如圖4.4（a）?①所示，試寫出其邏輯函數(shù)的表達式。

4

n

o

cF=A^BQ)C

X

.

—vtRC

n

u

-F=AB+CD

尸二八十80C

二DTO

V

(C)

圖4.6

【4-5】TTL三態(tài)門電路如圖4.7(a)所示，在圖(b)所示輸入波形的情況下，畫出尸端的波形。

圖4.7

解：_

當C=1時，F(xiàn)=AB；當C=0時，F(xiàn)=AB=A+BO

于是，邏輯表達式F=ABC+(A+B)C

產(chǎn)的波形見解圖所示c

[4-6]圖4.8所示電路中Gi為TTL三態(tài)門，G?為TTL與非門，萬用表的內(nèi)阻20kC/V,

量程5Vo當C=\或C=0以及S通或斷等不同情況下，U。、和U02的電位各是多少請?zhí)钊氡?/p>

中，如果G2的懸空的輸入端改接至0.3V,上述結(jié)果將有何變化

(V)

圖4.8

解：

CS通s斷

1Uoi=l.4VUoi=0V

1U02=0.3VU02=0.3V

0Uoi=3.6VUoi=3.6V

0U02=0.3VUO2=0.3V

假設(shè)G2的懸空的輸入瑞接至0.3V,結(jié)果如卜表

Cs通S斷

1Uoi=0.3VUoi=0V

1U02=3.6VU02=3.6V

0Uoi=3.6VUoi=3.6V

0U02=3.6VU02=3.6V

【4-7】TTL邏輯門U°H=3V,(/OL=0.3V,閾值電平UT=L4V,試求圖4.9電路中各電壓表的

讀數(shù)。

解：

[4-8]如圖4.10(a)所示CMOS電路，各輸入波形A、B、C如圖(b)所示,R=10kC,請畫出

產(chǎn)端的波形。

A

4.J

B—r

cn_rn^j

(b)

圖4J0

解:

當C=0時，輸出端邏輯表達式為「二A+B；當C=1時，F(xiàn)=A,BP,F=A+BC+AC.

答案見以下圖。

A

B

【4-9】由CMOS傳輸門和反相器構(gòu)成的電路如圖4.11(a)所示，試畫出在圖(b)波形作用下的

輸出Uo的波形(Uu=10VUH5V)

N。

o

(a)(b)

圖4.11

解：

輸出波形見解圖。

10V

5Vr

0

第5章組合數(shù)字電路

[5-1]分析圖5.1所示電路的邏輯功能，寫出輸出的邏輯表達式，列出真值表，說明其邏

輯功能。

圖5.1

解：Y=ABC+ABC+ABC+ABC

=Z加(0,3,5,6)=■十8十C

[5-2]邏輯電路如圖5.2所示：

1.寫出S、C,巴L的函數(shù)表達式；

2.當取S和。作為電路的輸出時，此電路的邏輯功能是什么

圖5.2

【5-2］解：

1.s=x十y十z

C-X(Y^Z)+YZ-XY+XZ+}/Z

尸=y^z

L=YZ

2.當取S和C作為電路的輸出時，此電路為全加器。

【5-3】圖5.3是由3線/8線譯碼器74LS138和與非門構(gòu)成的電路,試寫出Pi和Pi的表達式,

列出真值表，說明其邏輯功能。

圖5.3

解:

^=^AH(0,7)=ABC+ABC

P2=Z”(1,2,3,4,5,6)=AB+BC+AC或鳥=W8+XC

【54】圖5.4是由八選一數(shù)據(jù)選擇器構(gòu)成的電路，試寫出當GQo為各種不同的取值時的

輸出丫的表達式。

圖5.4

解：

結(jié)果如表A5.4所示。

表A5.4

GiGoY

00A

01A十B

10AB

11A?B

[5-5]用與非門實現(xiàn)以下邏輯關(guān)系，要求電路最簡。

R=Z〃M1L12.13.I4.15)

?7>=^m(3,7,11,12,13,15)

G=Z"i(3,712,13,14,15)

解：

卡諾圖化簡如圖A5.5所示。

Pi=AB+ACDP2=ABC+ACD+ACDP3=AB+ACD

將上述函數(shù)表達式轉(zhuǎn)換為與非式，可用與非門實現(xiàn)，圖略。

[5-6]某水倉裝有大小兩臺水泉排水，如圖5.6所不，試設(shè)計一個水泵啟動、停止邏輯

控制電路。具體要求是當水位在，以上時，大小水泵同時開動；水位在，、M之間時，只

開大泵；水位在M、L之間時，只開小泵；水位在L以下時，停止排水。(列出真值表，寫

出與或非型表達式，用與或非門實現(xiàn)，注意約束項的使用)

w圖5.6

解：

1.真值表如表A5.6所示;

表A5.6

HMLFiFi

00000

00101

U1UxX

01110

100xX

101xX

110xX

11I11

2.卡諾圖化簡如圖A5.6所示；

，、ML

心0001111000011110

000(1X)o01m(o：x)

1(xj[xj1；x)

1xx______xj

圖A5.6

3.表達式為

F?=M

<

F}=ML+H=MH+LH

或按虛線框化簡可得耳=麗/十E。圖略。

【5-7】仿照全加器設(shè)計一個全減器，被減數(shù)A，減數(shù)從低位借位信號&),差Q,向高

位的借位J,要求：

1.列出真值表，寫出D、J的表達式；

2.用二輸入與非門實現(xiàn)；

3.用最小項譯碼器74LS138實現(xiàn)；

4.用雙四選一數(shù)據(jù)選擇器實現(xiàn)。

解：

I.設(shè)被減數(shù)為A,減數(shù)為B,低位借位為&),差為。，借位為人列真值表如表A5.7

所示。

表A5.7

ABJoDJ

00000

00111

01011

01101

10010

10100

11000

11111

化簡可得

D(A,B,Jo)=Z皿1,2,4,7)=4十區(qū)十J()

<____

J(.A,及人)=X皿L幺3,7)=A十B+

2.用二輸入與非門實現(xiàn)的邏輯圖見圖A5.7(a)。

3.用74LS138實現(xiàn)的邏輯圖見圖A5.7(b)o

4.用雙四選一數(shù)據(jù)選擇器實現(xiàn)的邏輯圖見圖A5.7(c)o

(b)(c)

圖A5.7

【5-8】設(shè)計一組合數(shù)字電路,輸入為四位二進制碼邑&逮氏,當出氏是BCD8421碼

時輸出y=i；否那么｝M)。列出其值表，寫出與或非型表達式，用集電極開路門實現(xiàn)。

解：

1.根據(jù)題意直接填寫函數(shù)卡諾圖，如圖A5.8(a)所示?；啚椤５淖钚№?，可得輸出丫

的與或非式

Y=B3B2+B/i

2.用集電極開路門實現(xiàn)的邏輯圖見圖A5.8(b)。

圖A5.8

[5-9]試用最小項譯碼器74LS138和和?片74LS00實現(xiàn)邏輯函數(shù)

A(AB)=Z〃?(0,3)

E(A8)=Z'〃(J，2,3)

解：

此題有多種答案，答案之一如圖A5.10所示，其余答案請同學(xué)自行設(shè)計。

BIN/OCT

0P

H——02

1

A—1

2

2

3

4

5

6

7

圖A5.10

[5-10]試用集成四位全加器74LS283和二輸入與非門實現(xiàn)BCD8421碼到BCD5421碼

的轉(zhuǎn)換。

解：

將BCD842I碼轉(zhuǎn)換為BCD5421碼時，那么前五個數(shù)碼不需改變，后五個數(shù)碼需要加3,

如表A5.11所示。

表A5.ll

被加數(shù)(BCD8421)加數(shù)和(RCD542I)

43A2AiAo以BiBiBoS3S2SSo

0000000i)0000

000100000001

001000000010

0011()001)0011

01000001)0100

010100111000

011000111001

011100111010

100000111011

100100111100

由表可得74LS283的加數(shù)低兩位的卡諾圖，見圖A5.11(a)所示。設(shè)BCD8421碼輸入為

DCBA,那么化簡可得

=B°=D+CB+CA=〉CBCA

用74LS283和二輸入與非門實現(xiàn)的邏輯圖見圖A5.U(b)o

B'/BjS3S2SiSo

DC\00011110

C474LS283G)

00A3A、AIA()B3B?B[B(j

【5-11】設(shè)計一個多功能組合數(shù)字電路，實現(xiàn)表5.1所示邏輯功能。表中G,Co為功能選

擇輸入信號；A、B為輸入變量；/為輸出。

1、列出真值表，寫出F的表達式；

2、用八選一數(shù)據(jù)選擇器和門電路實現(xiàn)。

表5.1

A+B

AB

A十B

八十8

解：

1.輸出產(chǎn)的表達式為

F=G)AB++C^AB+C°AB+C}C[yAB

2.用八選一數(shù)據(jù)選擇器和門電路實現(xiàn)邏輯圖如圖A5.12所示。圖中

Z>)=￡)3=D4=￡>7=B：D)=l；。2=0：Ds=D^B

7

圖A5.12

[5-12]電路如圖5.12(a)所示。

I.寫出心，G的表達式，列出真值表，說明它完成什么邏輯功能。

2.用圖5.12(a)、(b)所示電路構(gòu)成五位數(shù)碼比擬器。

YA〈BYA=BYA>B

(A<B)i

(A=B)j74LS85

(A>B).

A3A2A]AoB3B2B1Bo

(a)(b)

圖5.12

解：

1.輸出函數(shù)表達式為____

L=ABG=ABQ=AB+AB

該電路為一位數(shù)碼比擬器。

2.將一位數(shù)碼比擬器的輸出L、、G接到74LS85的串行輸入端即可。

[5-14]解：

設(shè)合格為“1”，通過為“1”；反之為“0”。根據(jù)題意，列真值表見表A5.14。

表A5.14

ABcF

0000

0010

0100

0i10

1000

1011

1101

1111

化簡可得

【5-13］某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有三名評判員，其中A為主評判員，8和C

為副評判員.在評判時，按照少數(shù)服從多數(shù)的原那么通過，但主評判員認為合格，方可通過。

用與非門組成的邏輯電路實現(xiàn)此評判規(guī)定。

解：

設(shè)合格為“1”，通過為“1”：反之為“0”。根據(jù)題意，列真值表見表A5.14。

表A5.14

ABCF

0000

00I0

0100

0110

1000

1011

1101

1111

化簡可得

F=AB+AC=AB.AC

［5-14］分析圖P5.16所示電路中，當A、8、C、。只有一個改變狀態(tài)時，是否存在競爭

冒險現(xiàn)象如果存在，都發(fā)生.在其他變量為何種取值的情況下

Y

圖5.14

解：

由圖可知表達式為____

Y=ACD+ABD+BC+CD

當8=0且C=Q=1時：y=A+W

當且C=0時：Y=8+B

當B=1,。=0或A=0,B=D=1時：Y=C+C

當A=0,C=l或A=C=l,8=0時：Y=D+D

第6章觸發(fā)器

【6-1】由與非門構(gòu)成的本.RS觸發(fā)器的直接置“0”端和直接置“1〃端的輸入波形如圖

6.1所示，試畫出觸發(fā)器端和。端的波形。

?虧II-

Q

Q

圖6.1

解：

根本RS觸發(fā)器端和0端的波形可按真值表確定，要注意的是，當用和晨同時為

時，端和。端都等于“I”。用和3同時撤消，即同時變?yōu)闀r，端和。端的狀態(tài)不

定。見圖6.1(b)所示，圖中端和口端的最右側(cè)的虛線表示狀態(tài)不定。

6d

Q

不定狀態(tài)

Q

圖6.1(b)題6-1答案的波形圖

[6-2]觸發(fā)器電路如圖6.2(a)所示，在圖(b)中畫出電路的輸出端波形，設(shè)觸發(fā)器初態(tài)

為“0”。

R_____

Sd_rn_I_J-L

Q

Q

(b)

圖6.2

解:

此題是由或非門構(gòu)成的RS觸發(fā)器，工作原理與由與非門構(gòu)成的根本RS觸發(fā)器一

樣，只不過此電路對輸入觸發(fā)信號是高電平有效。參照題6-1的求解方法，即可畫出輸出端

的波形，見圖6.2(c)。

&____

Sd_ri

QJ-

Q~\___n_「二J不定狀態(tài)

圖6.2(c)

[6-31試畫出圖6.3所示的電路，在給定輸入時鐘作用下的輸出波形，設(shè)觸發(fā)器的初

態(tài)為“0”。

圖63

解：

見圖6.3(b)所示，此電路可獲得雙相時鐘。

cp_Ti-j~i—r~\—r~\—r~\_ri_

QIIIII|_

0I___II____II_____I-

yr~ir~i丁

zr~ir~ir~i

圖6.3(b)

【64】分析圖6.4所示電路，列出真值表，寫出特性方程，說明其邏輯功能。

解:

1.真值表（CP=O時，保持；CP=1時，如下表）

2.特性方程用二?

3.該電路為鎖存器（時鐘型。觸發(fā)器）。CP=O時，不接收。的數(shù)據(jù)：CP=l時，把

數(shù)據(jù)鎖存，但該電路有空翻。

【6-5】試畫出在圖6.5所示輸入波形的作用卜，上升和卜.降邊沿JK觸發(fā)器的輸出波形。

設(shè)觸發(fā)器的初態(tài)為“0”。

“-TLnJ-LTLnJUU-L

J_J1_I

圖6.5

解：

見圖6.5(b)所示。

圖6.5(b)

[6-6]試畫M圖P6.6(a)所示電路，在圖6.6(b)給定輸入下的端波形，設(shè)觸發(fā)器初態(tài)為

“0”。

c/2_n_n_n_n_n_n_n_n_

o_nn_n__n_n___

Q

(b)

圖6.6

解：

見圖6.6(b)所示。

^_n_rwT_n_ruT_TLn_

prh?itin|\n\n\=

;1

Q—i-ii~I'

圖6.6(b)

[6-7]根據(jù)特性方程，外加與非門將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，應(yīng)如何實現(xiàn)假設(shè)反

過來將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)螭實現(xiàn)

解：J-K觸發(fā)器特性方程Qn+,=JQ；；+KQn

D觸發(fā)器特性方程Qn+,=D

D觸發(fā)器轉(zhuǎn)換為J-K觸發(fā)器D=JQ?+KQn=JQ?RQ?如圖6.7[a)所示。

J-K觸發(fā)器轉(zhuǎn)換為D觸發(fā)器J=D,K=D如圖6.7(b)所示。

，申r>-

：L——KQQ

CP4---------------

I

(b)

[6-8]電路如圖6.8(a)所示，觸發(fā)器為維持阻塞型D觸發(fā)器，各觸發(fā)器初態(tài)均為，0"。

1.在圖(b)中畫出CP作用下的。?和Z的波形；

2.分析Z與CP的關(guān)系。

CP

QJ

Qi

Z

(b)

圖6.8

解：1、CP作用下的輸出0I和Z的波形如以下圖；2、Z對CP三分頻。

CP

Q1

m--rn_

znn:7

[6-9]電路如圖6.9(a)所示，試在圖(b)中畫出給定輸入波形作用下的輸出波形，各觸

發(fā)器的初態(tài)均為"0";根據(jù)輸出波形，說明該電路具有什么功能

FF()FF|

IDQ=￡>F

A------------IDQ

------>C1>C1

CP----------------------------------

(a)

?-----

(b)

圖6.9

解：輸出波形圖見圖6.9(c)

[6-10]電路如圖6.10所示，試在圖(b)中畫出給定輸入波形作用下輸出端0和?的波形,

設(shè)各觸發(fā)器的初態(tài)均為“(T。

CP_

Q。

Qi

(a)(b)

圖6.10

解：輸出波形圖見圖6.10(c)

【6-11】電路如圖6.11所示，試在圖(b)中畫出給定輸入波形作用下輸出端0和I波形,

各觸發(fā)器的初態(tài)均為“0”,

1,^-TTJTJTTTTTTTJ-LTT-rLr.

AAIII__II

Q「

(a)(b)

圖6.11

解：

見圖6.11(b)所示。該電路A輸入每出現(xiàn)一次下降沿，?端就輸出一個寬度等于時鐘周期

的脈沖。

^_TLJTJlJTJlJTJl_rLrLrL

I_I

4]mJ-L

nr

圖6.11(b)

第7章時序邏輯電路

【7-1】時序邏輯電路如圖7.1所示，假設(shè)觸發(fā)器的初始狀態(tài)均為0。

(1)寫出電路的狀態(tài)方程和輸出方程。

(2)分別列出X=0和兩種情況下的狀態(tài)轉(zhuǎn)換表，說明其邏輯功能。

(3)畫出X=1時，在CP脈沖作用下的1、2和輸出Z的波形。

圖7.1

解：

1.電路的狀態(tài)方程和輸出方程__

°產(chǎn)=西+國

Q/道十Q；

z=。面”

2.分別列出X=0和X=1兩種情況下的狀態(tài)轉(zhuǎn)換表，見題表7.1所示。邏輯功能為

當X=0時，為2位二進制減法計數(shù)器；當X=1時，為3進制減法計數(shù)器。

3.X=1時，在CP脈沖作用下的1、2和輸出Z的波形如圖7.1(b)所示。

題表7.1

x=o]X=1

2121c/

LT?T?JlT?lJ?lJl?rL?

g

00_0_0--!_nI

1I10

^2_____I~?：?"I_L

]0z

0]00HHIm

00

圖7.1(b)

(7-21電路如圖7.2所示，假設(shè)初始狀態(tài)abc=000°

(1)寫出驅(qū)動方程、列出狀態(tài)轉(zhuǎn)換表、畫出完整的狀態(tài)轉(zhuǎn)換圖。

(2)試分析該電路構(gòu)成的是幾進制的計數(shù)器。

1.寫出驅(qū)動方程

4=《=14=勺=。；?跡人=。；區(qū)XQ：

2.寫出狀態(tài)方程

Cr1=Q：QA=Q；Q；Q：+Q：Q：Q：QA=Q：Q；Q"+Q：Q：

3.列出狀態(tài)轉(zhuǎn)換表見題表7.2,狀態(tài)轉(zhuǎn)換圖如圖7.2（b）所示。

表7.2狀態(tài)轉(zhuǎn)換表

CP必

0000

1001

2010

3011

4100

5101圖7.2(b)

6000

4.由FE、FFb和FF_.構(gòu)成的是六進制的計數(shù)器。

[7-3]在二進制異步計數(shù)器中，請將正確的進位端或借位端（或填入下表

觸發(fā)方式計數(shù)器類型

加法計數(shù)器減法計數(shù)器

上升沿觸發(fā)由（）端引出進位由（）端引出借位

下降沿觸發(fā)由（）端引出進位由（）端引出借位

解:

題表7-3

觸發(fā)方式加法計數(shù)器減法計數(shù)器

上升沿觸發(fā)由。端引出進位i1。端引出借位

下降沿觸發(fā)由。端引出進位由。端引出借位

[7-4]電路如圖7.4（a）所示，假設(shè)初始狀態(tài)210=000。

1.試分析由FB和FF。構(gòu)成的是幾進制計數(shù)器；

2.說明整個電路為幾進制計數(shù)器。列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖