11數(shù)字電路主要內(nèi)容：1、數(shù)制與編碼2、邏輯代數(shù)3、組合電路的分析與設(shè)計4、時序電路的分析與設(shè)計22對于一個具有p位整數(shù)，n位小數(shù)的r（r≥2）進制數(shù)D，有Dr

=dp-1...d1

d0.d-1

...d-n若r=2,則D2r進制數(shù)左移1位相當于？r制數(shù)數(shù)右移2位相當于？推廣：D8=∑di×8i

D16=∑di×16i數(shù)制與碼制r：基數(shù)例：(1011.01)2=()10(45)10=()233二進制

八進制，二進制

十六進制方法：位數(shù)替換法A3B.0D16

=()2=()8

常用按位計數(shù)制的轉(zhuǎn)換F1C.A16

=()10

44非十進制數(shù)的加法和減法逢r進1（r是基數(shù)）兩個二進制數(shù)的算術(shù)運算加法：進位1+1=10減法：借位10–1=111010+10111=?55有符號數(shù)的表示原碼最高有效位表示符號位（0=正，1=負）零有兩種表示（+0、–0）n位二進制表示范圍：–(2n-1

–1)~+(2n-1

–1)補碼n位二進制表示范圍：–2n-1

~+(2n-1

–1)零只有一種表示反碼66二進制的原碼、反碼、補碼正數(shù)的原碼、反碼、補碼表示相同負數(shù)的原碼表示：符號位為1負數(shù)的反碼表示：符號位不變，其余在原碼基礎(chǔ)上按位取反在|D|的原碼基礎(chǔ)上按位取反（包括符號位）負數(shù)的補碼表示：反碼+1MSB的權(quán)是－2n

1有符號數(shù)的表示(11010)補

=()107有符號數(shù)的表示符號數(shù)改變符號：改變符號意味著符號數(shù)發(fā)生變化，相當于在原來的符號數(shù)前面加一個負號（-）；符號數(shù)變化可以按三種表達方式（碼制）變化：原碼表達

改變最高位（符號位）；反碼表達

改變每一位；（取反）補碼表達

改變每一位，然后在最低位加1；（取補）注意：取補操作忽略最高位的進位（保持位數(shù)不變）。78有符號數(shù)的表示例：-2310=（

）7位原碼=（

）8位補碼例：已知X補=010100，Y補=101010，求(X/2)8位補碼，(Y/2)8位補碼，(-X)8位補碼，(-Y)8位補碼，(-2Y)8位補碼899加法：按普通二進制加法相加減法：將減數(shù)求補，再相加溢出對于二進制補碼，加數(shù)的符號相同，和的符號與加數(shù)的符號不同。二進制補碼的加法和減法10已知8位二進制數(shù)A、B的補碼表達為[A]補=10110100,[B]補=00100111；則[A-B]補=（）。A）11011011B）11001101C）01110011D）1000110110二進制補碼的加法和減法[-A+B]補=（）對100個符號進行二進制編碼，至少需要（）位二進制編碼。A）6

B)7

C)8

D)911二進制編碼n位二進制串可以表達最多2n種不同的對象；表達m種不同對象至少需要

多少位二進制數(shù)據(jù)串？編碼與數(shù)制的區(qū)別。

在數(shù)制表達中，二進制串表達具體數(shù)量，可以比較大小，小數(shù)點前的MSB和小數(shù)點后的LSB的0通?？梢匀サ簦ㄓ蟹枖?shù)除外）；在碼制表達中，二進制串表達的是對象的名稱，不能比較大小，MSB和LSB的0不能去掉。1112二進制編碼BCD碼——十進制數(shù)的二進制編碼。常用的：1）有權(quán)碼：8421，2421

對應關(guān)系？2）無權(quán)碼：余3碼例：

47.810=?8421BCD=?2421BCD=?余3碼10001001.00118421BCD=?101213二進制編碼奇偶校驗碼（可靠性編碼）奇校驗和偶校驗的概念例：若采用奇校驗，信息碼為01111011的監(jiān)督碼元為（）。偶校驗？131414數(shù)字電路主要內(nèi)容：1、數(shù)制與編碼2、邏輯代數(shù)3、組合電路的分析與設(shè)計4、時序電路的分析與設(shè)計1．三種基本運算：與、或、非。

運算的優(yōu)先順序

例：

，當A=0，B=0，C=0時，求F的值。2．復合邏輯運算（電路符號）

與非運算：

或非運算

與或非運算

異或運算（性質(zhì)）

同或運算15邏輯代數(shù)中的運算已知有二輸入邏輯門，輸入A、B與輸出F,若滿足A=1,B=1時,F=0，則A,B與F之間的邏輯關(guān)系可能是()。A）異或B）同或C）與非D）或非16邏輯代數(shù)中的定理1．基本公式證明方法：

完全歸納法（窮舉）

遞歸法

2．異或、同或邏輯的公式偶數(shù)個變量的“異或”和“同或”互補。奇數(shù)個變量的“異或”和“同或”相等。多個常量異或時，起作用的是“1”的個數(shù)，有奇數(shù)個“1”，結(jié)果為“1”。多個常量同或時，起作用的是“0”的個數(shù)，有偶數(shù)個“0”，結(jié)果為“1”。161000個“1”和999個“0”異或后再與999個“0”同或，結(jié)果是

。1717幾點注意不存在變量的指數(shù)A·A·A

A3允許提取公因子AB+AC=A(B+C)沒有定義除法

ifAB=BC

A=C??沒有定義減法

ifA+B=A+CB=C??A=1,B=0,C=0AB=AC=0,A

CA=1,B=0,C=1錯！錯！18邏輯代數(shù)中的基本規(guī)則18代入定理：在含有變量X的邏輯等式中，如果將式中所有出現(xiàn)X的地方都用另一個函數(shù)F來代替，則等式仍然成立。X·Y+X·Y’=X(A’+B)·(A·(B’+C))+(A’+B)·(A·(B’+C))’=(A’+B)1919反演規(guī)則：與或，01，變量取反遵循原來的運算優(yōu)先次序不屬于單個變量上的反號應保留不變對偶規(guī)則與或；01變換時不能破壞原來的運算順序（優(yōu)先級）對偶原理若兩邏輯式相等，則它們的對偶式也相等邏輯代數(shù)中的基本規(guī)則20邏輯代數(shù)中的基本規(guī)則20例：寫出下面函數(shù)的對偶函數(shù)和反函數(shù)F=(A’·(B+C’)+(C+D)’)’+AD正邏輯約定和負邏輯約定互為對偶關(guān)系一個電路，在正邏輯下的邏輯函數(shù)為AB+C’D’，則在負邏輯下，其對應的邏輯函數(shù)為()。21邏輯函數(shù)的表示方法一個邏輯函數(shù)可以有5種不同的表示方法：真值表、邏輯表達式、邏輯圖、波形圖和卡諾圖。要求：能夠進行相互轉(zhuǎn)換。

比如：寫出某邏輯函數(shù)的真值表；

畫出某函數(shù)的邏輯電路圖；

已知某電路的波形圖，寫出該電路的真值表；212222邏輯函數(shù)的標準表示法最小項

——n變量最小項是具有n個因子的標準乘積項n變量函數(shù)具有2n個最小項全體最小項之和為1任意兩個最小項的乘積為0A’·B’·C’A’·B’·CA’·B·C’A’·B·CA·B’·C’A·B’·CA·B·C’A·B·C000001010011100101110111ABC乘積項2323邏輯函數(shù)的標準表示法最大項

——n變量最大項是具有n個因子的標準和項n變量函數(shù)具有2n個最大項全體最大項之積為0任意兩個最大項的和為1A+B+CA+B+C’A+B’+CA+B’+C’A’+B+CA’+B+C’A’+B’+CA’+B’+C’000001010011100101110111ABC求和項2424A’·B’·C’A’·B’·CA’·B·C’A’·B·CA·B’·C’A·B’·CA·B·C’A·B·C最小項m0m1m2m3m4m5m6m700000011010201131004101511061117ABC編號A+B+CA+B+C’A+B’+CA+B’+C’A’+B+CA’+B+C’A’+B’+CA’+B’+C’M0M1M2M3M4M5M6M7最大項

例：四個變量可以構(gòu)成()個最小項，它們之和是()。最小項m5和m10相與的結(jié)果為（）。

例：n個變量構(gòu)成的所有最小項之和等于（）；n個變量所構(gòu)成的所有最大項之積等于（）。2525最大項與最小項之間的關(guān)系11101001G00000010010001111000101111011110ABCF(A’·B·C)’=A+B’+C’Mi=mi’mi=Mi’標號互補2626最大項與最小項之間的關(guān)系①、

Mi=mi’；mi=Mi’；③、一個n變量函數(shù)，既可用最小項之和表示，也可用最大項之積表示。兩者下標互補。②、某邏輯函數(shù)F，若用P項最小項之和表示，則其反函數(shù)F’可用P項最大項之積表示，兩者標號完全一致。27已知邏輯函數(shù)F=A+B’C，則與該函數(shù)對應的最小項列表表達式為F(A,B,C)=

()，最大項列表表達式為F(A,B,C)=

()例：寫出下列函數(shù)的反函數(shù)和對偶函數(shù)：最大項與最小項之間的關(guān)系28邏輯函數(shù)的化簡什么是最簡

項數(shù)最少每項中的變量數(shù)最少卡諾圖化簡公式法化簡29公式法化簡并項法：利用A·B+A·B’=A·(B+B’)=A吸收法：利用A+A·B=A·(1+B)=A消項法：利用A·B+A’·C+B·C=A·B+A’·C消因子法：利用A+A’·B=A+B配項法：利用A+A=AA+A’=130卡諾圖化簡步驟：填寫卡諾圖圈組：找出可以合并的最小項保證每個圈的范圍盡可能大、圈數(shù)盡可能少方格可重復使用，但不要重疊圈組讀圖：寫出化簡后的各乘積項消掉既能為0也能為1的變量保留始終為0或始終為1的變量積之和形式：

0

反變量

1

原變量思考：和之積形式？？31最小積之和：圈1最小和之積：圈0；F取非后圈1再取非。例：求F1的最簡與或表達式例：求F的積之和的最簡式及和之積的最簡式。

卡諾圖化簡3232某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)邏輯功能的方法中，具有唯一性的是（）。該邏輯函數(shù)的最簡與或式該邏輯函數(shù)的積之和標準型該邏輯函數(shù)的最簡或與式該邏輯函數(shù)的和之積式卡諾圖化簡對于一個邏輯函數(shù)，下列哪個說法是正確的（)。

a)

最簡表達式可能是和之積也可能是積之和形式

b)最簡表達式就是最簡積之和表達式

c)最簡表達式就是最簡和之積表達式d)最簡積之和與最簡和之積一樣簡單33非完全描述邏輯函數(shù)及其化簡無關(guān)項

約束項：不可能出現(xiàn)的取值組合所對應的最小項；

任意項：出現(xiàn)以后函數(shù)的值可任意規(guī)定的取值組合所對應的最小項；

無關(guān)項：約束項和任意項的統(tǒng)稱。非完全描述邏輯函數(shù)

具有無關(guān)項的邏輯函數(shù)3334

非完全表述邏輯函數(shù)的化簡

無關(guān)項既可以作為“0”處理，也可以當作“1”處理

注意：卡諾圖畫圈時圈中不能全是無關(guān)項；不必為圈無關(guān)項而畫圈。例：F=A’D+B’C’D’+AB’C’D，輸入約束條件AB+AC=0最小積？最小和？34非完全描述邏輯函數(shù)及其化簡3535數(shù)字電路主要內(nèi)容：1、數(shù)制與編碼2、邏輯代數(shù)3、組合電路的分析與設(shè)計4、時序電路的分析與設(shè)計36組合電路的設(shè)計問題描述邏輯抽象選定器件類型函數(shù)化簡電路處理函數(shù)式變換電路實現(xiàn)真值表或函數(shù)式用門電路用MSI組合電路或PLD37舉例用74x138實現(xiàn)38例設(shè)X、Z均為三位二進制數(shù)，X為輸入，Z為輸出。要求二者之間有以下關(guān)系：當3X6時，Z=X+1;

當X<3時，Z=0;

當X>6時，Z=3。用一片3—8譯碼器74x138和少量門實現(xiàn)該電路。舉例39舉例設(shè)計一個四舍五入電路，輸入A3A2A1A0為8421BCD碼，表示一個十進制數(shù)X，F(xiàn)為輸出。當X≥5時，F(xiàn)=1；X<5時，F(xiàn)=0。用與或兩級門電路實現(xiàn)下面電路功能二選一多路復用器（Y=SD1+S’D0）40冒險產(chǎn)生原因：靜態(tài)冒險：靜態(tài)1型冒險：或門輸入端同時向相反方向變化，導致0尖峰。邏輯表達：A+A’；靜態(tài)0型冒險：與門輸入端同時向相反方向變化，導致1尖峰。

邏輯表達：A·A’；判斷方法：（對與或結(jié)構(gòu)電路中的靜態(tài)1型冒險）卡諾圖中的相切現(xiàn)象：若某一“與項”中的一個最小項與另一“與項”中的一個最小項相鄰，則可能會出現(xiàn)冒險；

消除：

對于相切邊界，增加一致項（冗余項），消除相切現(xiàn)象；將上述相鄰的最小項合并為新的“與項”，則可起到抑制冒險的作用；40411)寫出下面電路的邏輯表達式；2）找出電路的所有靜態(tài)冒險。按照邏輯式實現(xiàn)的電路存在靜態(tài)冒險，能夠?qū)崿F(xiàn)同樣功能的無冒險電路對應的邏輯表達式為

。4242數(shù)字電路主要內(nèi)容：1、數(shù)制與編碼2、邏輯代數(shù)3、組合電路的分析與設(shè)計4、時序電路的分析與設(shè)計若J－K觸發(fā)器原態(tài)為“1”，控制輸入J=K’=1，當有效時鐘作用后狀態(tài)Q*=（）。44時鐘同步狀態(tài)機結(jié)構(gòu)

下一狀態(tài)邏輯

F

狀態(tài)存儲器

時鐘

輸出邏輯

G輸入輸出時鐘信號

激勵當前狀態(tài)下一狀態(tài)：F（當前狀態(tài)，輸入）輸出：G（當前狀態(tài)，輸入）組合電路狀態(tài)存儲器：由激勵信號得到下一狀態(tài)激勵方程驅(qū)動方程輸出方程轉(zhuǎn)移方程MEALY（米立）型MOORE（摩爾）型4545試分析下圖所示電路的邏輯功能。分析時鐘同步狀態(tài)機。寫出激勵方程式、輸出方程式、轉(zhuǎn)移表，以及狀態(tài)/輸出表。（狀態(tài)Q1Q2=00~11使用狀態(tài)名A~D）。假設(shè)機器的起始狀態(tài)為00，請寫出當輸入X=110011時的輸出序列Z。4646用D觸發(fā)器設(shè)計一個時鐘同步狀態(tài)機，它的狀態(tài)/輸出表如下表所示。使用兩個狀態(tài)變量（Q1和Q2），狀態(tài)賦值為A=00，B=11，C=10，D=01。寫出轉(zhuǎn)換表、激勵方程式和輸出方程式，畫出電路圖。SX01AB，1C，0BD，0A，0CB，1C，1DD，1A，0

S*，Z時鐘同步狀態(tài)機設(shè)計4747計數(shù)器：例：在某計數(shù)器的輸出端觀察到下圖所示的波形，試確定該計數(shù)器的模。

某自然二進制加法計數(shù)器，其模為16，初始狀態(tài)為0000，則經(jīng)過2008個有效計數(shù)脈沖后，計數(shù)器的狀態(tài)為（）。(a)0110(b)0111(c)1000(d)1001484位二進制計數(shù)器74x16374x163的功能表01111

CLK工作狀態(tài)同步清零同步置數(shù)保持保持,RCO=0計數(shù)CLR_LLD_LENPENT

0111

01

0

1174x161異步清零計數(shù)器芯片49分析下面電路的模為多少？CLKCLRLDENPENTAQABQBCQCDQDRCO74x16301+5VCLOCK模12計數(shù)器QD：12分頻占空比50％5050移位寄存器計數(shù)器D0=F(Q0,Q1,…,Qn-1)反饋邏輯DQCKQDQCKQDQCKQDQCKQCLKFF0FF1FF2FF3一般結(jié)構(gòu)：5151計數(shù)器：用移位寄存器實現(xiàn)。環(huán)形、扭環(huán)形。要實現(xiàn)一個模為8的計數(shù)器，至少需要（

）個觸發(fā)器；若用環(huán)形計數(shù)器實現(xiàn)，需要（

）位移位寄存器，或用（）位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器實現(xiàn)。n個觸發(fā)器構(gòu)成的最大長度線性移位寄存器型計數(shù)器（LFSR），其計數(shù)長度為（）。4級扭環(huán)形計數(shù)器（JohnsonCounter）的狀態(tài)轉(zhuǎn)換圖中無效狀態(tài)有（

）個。5252序列檢測器：試畫出1101序列檢測器的狀態(tài)圖或狀態(tài)表。（可重疊，不可重疊）（MEALY型，MOORE型）設(shè)計一個MEALY型序列檢測器，它有1個輸入x和一個輸出z，當且僅當輸入x是1111或1001時，輸出z為1；否則z=0。序列允許重疊。畫出該電路的狀態(tài)轉(zhuǎn)換圖。例如：x：010111100110011111z：0000001001000100115353序列發(fā)生器——用于產(chǎn)生一組特定的串行數(shù)字信號計數(shù)器+組合電路反饋移位寄存器例：用一片74X163和一片74X151及一個邏輯門電路設(shè)計1001011序列發(fā)生器。例：使用移位寄存器產(chǎn)生重復序列信號“1000001”，移位寄存器的級數(shù)至少為（）。54試用4位雙