數(shù)字電子技術(shù)知到智慧樹期末考試答案題庫(kù)2025年山東理工大學(xué)集成5G7555CMOS定時(shí)器的4號(hào)引腳接低電平時(shí)，3號(hào)引腳輸出0V。（）

答案:對(duì)隨機(jī)存取存儲(chǔ)器具有（）功能

答案:讀/寫隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（）

答案:不確定采用對(duì)稱雙地址結(jié)構(gòu)尋址的1024×1的存儲(chǔ)矩陣有（）

答案:32行32列采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬tW。（）

答案:錯(cuò)邊沿觸發(fā)器在時(shí)鐘脈沖高電平期間的輸出狀態(tài)會(huì)（）

答案:保持設(shè)計(jì)一個(gè)能產(chǎn)生00011101序列信號(hào)的移位寄存器型序列信號(hào)發(fā)生器，移位寄存器的位數(shù)是（）位

答案:3觸發(fā)器的穩(wěn)定狀態(tài)有（）種

答案:2觸發(fā)器功能最全面的是（）觸發(fā)器

答案:JK要構(gòu)成容量為4K×8的RAM，需要（）片容量為256×4的RAM。

答案:32若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（）位。

答案:6若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字線加位線）共有（）條。

答案:32石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（）

答案:振蕩頻率穩(wěn)定用二進(jìn)制碼表示指定離散電平的過(guò)程稱為（）

答案:編碼用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要（）個(gè)觸發(fā)器

答案:8用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO（5腳）外接10V電壓時(shí)，回差電壓為（）

答案:5V欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用（）級(jí)觸發(fā)器。

答案:3欲將容量為128×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為（）

答案:8欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（）

答案:J=K=0權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡(jiǎn)單且便于集成工藝制造，因此被廣泛使用。（）

答案:錯(cuò)時(shí)序電路包含組合電路和存儲(chǔ)電路兩部分，存儲(chǔ)電路是必不可少的。（）

答案:對(duì)數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（）

答案:對(duì)把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（）

答案:錯(cuò)所有的移位寄存器都是同步時(shí)序電路。（）

答案:對(duì)所有的半導(dǎo)體存儲(chǔ)器在運(yùn)行時(shí)都具有讀和寫的功能。（）

答案:錯(cuò)所有CMOS型555定時(shí)器的產(chǎn)品型號(hào)組后的4位數(shù)碼都是7555，而且外部引腳排列和邏輯功能也完全相同。（）

答案:對(duì)已知A、B、Y的波形如圖所示，實(shí)現(xiàn)Y=AB的波形為（）

答案:已知A、B、Y的波形如圖所示，實(shí)現(xiàn)Y=AB的波形為（）將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過(guò)程稱為（）

答案:量化將二進(jìn)制數(shù)1011轉(zhuǎn)換成十進(jìn)制數(shù)即為11。（）

答案:對(duì)將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過(guò)程稱為（）

答案:采樣尋址容量為16K×8的RAM需要（）根地址線。

答案:14對(duì)于TTL或非門多余輸入端的處理，可以（）

答案:接地對(duì)于JK觸發(fā)器，若原態(tài)Qn=0，欲使次態(tài)Qn+1=1，應(yīng)使輸入jk=（）。

答案:.1×對(duì)于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

答案:T存儲(chǔ)器字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制數(shù)個(gè)芯片的片選輸入端來(lái)實(shí)現(xiàn)。（）

答案:對(duì)如果輸入脈沖頻率f=32768Hz，則需要（）位二進(jìn)制加法計(jì)數(shù)器能夠產(chǎn)生1Hz的信號(hào)。

答案:15如果希望DAC的分辨率優(yōu)于0.025%，應(yīng)選（）位的DAC

答案:12如果對(duì)30個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則需要4位二進(jìn)制代碼。（）

答案:錯(cuò)多諧振蕩器可產(chǎn)生（）

答案:矩形脈沖在數(shù)字電路中，晶體管主要工作在開關(guān)狀態(tài)，因而不是截止就是飽和。（）

答案:對(duì)在實(shí)際工作中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)容量。（）

答案:對(duì)在下列邏輯電路中，不是組合邏輯電路的有（）

答案:寄存器在4位倒T形D/A轉(zhuǎn)換器中，已知參考電壓UR=-10V，當(dāng)輸入為0100時(shí)，輸出電壓為（）

答案:2.5V同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是（）

答案:工作速度高同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（）

答案:沒有統(tǒng)一的時(shí)鐘脈沖控制同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（）

答案:對(duì)只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（）

答案:保持不變雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（）

答案:對(duì)單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間用tW表示，與電路中RC成正比。（）

答案:對(duì)單穩(wěn)態(tài)觸發(fā)器有兩個(gè)暫穩(wěn)態(tài)。（）

答案:錯(cuò)半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動(dòng)能力問(wèn)題。（）

答案:對(duì)十進(jìn)制數(shù)35的8421BCD碼是（）

答案:00110101具有保持和翻轉(zhuǎn)功能的是（）觸發(fā)器

答案:JK共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（）。

答案:對(duì)共陽(yáng)接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（）

答案:錯(cuò)任意兩個(gè)最小項(xiàng)之積為1。（）

答案:錯(cuò)任意兩個(gè)最小項(xiàng)之積為0。（）

答案:對(duì)以下電路中可以實(shí)現(xiàn)“線與”功能的有（）

答案:集電極開路門以下電路中，加以適當(dāng)輔助門電路，（）適于實(shí)現(xiàn)多輸出組合邏輯電路。

答案:二進(jìn)制譯碼器以下3種轉(zhuǎn)換器，（）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高

答案:并聯(lián)比較型二極管的開關(guān)特性是利用其單向?qū)щ娦裕赐饧诱蚱珘呵掖笥趯?dǎo)通電壓時(shí)導(dǎo)通，外加反向偏壓時(shí)截止。（）

答案:對(duì)為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）

答案:為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來(lái)的進(jìn)位數(shù)，稱為“全加”。（）

答案:對(duì)下面由JK觸發(fā)器組成T’觸發(fā)器的是圖（）。

答案:下面由JK觸發(fā)器組成T’觸發(fā)器的是圖（）。下列邏輯電路中為時(shí)序邏輯電路的是（）

答案:數(shù)碼寄存器三極管作為開關(guān)使用時(shí)，要提高開關(guān)速度，可（）

答案:降低飽和深度一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為（）位

答案:8一個(gè)無(wú)符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）

答案:5KΩ一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為（）

答案:1024一個(gè)容量為512×2的靜態(tài)RAM具有（）

答案:地址線9根，數(shù)據(jù)線2根一個(gè)容量為512×1的靜態(tài)RAM具有（）

答案:地址線9根，數(shù)據(jù)線1根一個(gè)容量為1K×8的存儲(chǔ)器有（）個(gè)存儲(chǔ)單元

答案:8192一個(gè)N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進(jìn)行N次比較，需要N+2個(gè)時(shí)鐘脈沖。（）

答案:對(duì)一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（）個(gè)

答案:8一個(gè)7位二進(jìn)制加法計(jì)數(shù)器，如果輸入脈沖頻率f=512Hz，試此計(jì)數(shù)器最高位觸發(fā)器輸出脈沖頻率為4Hz。（）

答案:對(duì)一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

答案:4TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（）相當(dāng)于輸入邏輯“0”。

答案:通過(guò)電阻100Ω接地TTL單定時(shí)器型號(hào)的最后幾位數(shù)字為。（）

答案:555ROM和RAM中存入的信息在電源斷掉后都不會(huì)丟失。（）

答案:錯(cuò)RAM由很多位存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。（）

答案:錯(cuò)PROM的或陣列（存儲(chǔ)矩陣）是可編程陣列。（）

答案:對(duì)NMOS管開關(guān)電路，當(dāng)輸入為低電平時(shí)，MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平。（）

答案:對(duì)DAC的最小分辨電壓5mV，最大滿刻度輸出電壓10V，則輸入數(shù)字量的位數(shù)是（）

答案:11D/A轉(zhuǎn)換器是將模擬量轉(zhuǎn)換成數(shù)字量。（）

答案:錯(cuò)A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換成模擬量。（）

答案:錯(cuò)8421BCD碼是1001，對(duì)應(yīng)的十進(jìn)制數(shù)是（）

答案:94位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有（）種

答案:24位倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電阻網(wǎng)絡(luò)的電阻取值有2種。（）

答案:對(duì)3位A/D轉(zhuǎn)換器的基準(zhǔn)電壓UR=8V，輸入電壓Ui=3.2V，輸出的轉(zhuǎn)換結(jié)果d2d1d0=011。（）

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:

答案:錯(cuò)

答案:

答案:10

答案:35

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:

答案:對(duì)

答案:對(duì)

答案:錯(cuò)

答案:95.2

答案:對(duì)

答案:異或

答案:

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:10

答案:同或

答案:對(duì)

答案:錯(cuò)

答案:錯(cuò)

答案:6

答案:

答案:錯(cuò)

答案:多諧振蕩器

答案:AB

答案:

答案:5

答案:

答案:對(duì)

答案:對(duì)

答案:對(duì)

答案:錯(cuò)

答案:錯(cuò)

答案:100

答案:對(duì)

答案:錯(cuò)

答案:錯(cuò)

答案:對(duì)

答案:11

答案:6

答案:10

答案:拉電流

答案:

答案:

答案:3

答案:

答案:

答案:錯(cuò)

答案:對(duì)

答案:

答案:錯(cuò)

答案:8

答案:錯(cuò)

答案:對(duì)

答案:錯(cuò)

答案:對(duì)

答案:對(duì)

答案:101

答